Salvato in:
| Autore principale: | |
|---|---|
| Natura: | Recurso digital |
| Lingua: | |
| Pubblicazione: |
Zenodo
2025
|
| Accesso online: | https://doi.org/10.5281/zenodo.17058764 |
| Tags: |
Aggiungi Tag
Nessun Tag, puoi essere il primo ad aggiungerne!!
|
Sommario:
- <p>XCPU_Demo_DCP_UART_LED_PWM_FULL.zip<br>└── XCPU_Demo/<br> ├── XCPU_FullCore.dcp ← stvarna (dummy) crna kutija (~150 KB)<br> ├── top_wrapper.v ← glavna veza: .dcp → LED, PWM, UART, chat_out<br> ├── pwm.v ← PWM izlaz<br> ├── constraints.xdc ← pinovi (prilagodljivo)<br> ├── testbench.v ← simulacija wrappera<br> ├── README.txt ← upute za korištenje<br> └── SHA256.txt ← (nakon synth dodaj hash)<br><br> SHA-256 hash (potvrda autentičnosti)</p> <p>XCPU_Demo_DCP_UART_LED_PWM_FULL.zip</p> <p>42390061092b5eee6cad10343d85de6944e77febda0c928812feb30a7099143e</p> <p>Ovaj ZIP sadrži demonstracijski Vivado projekt koji koristi zaključanu .dcp crnu kutiju jezgre XCPU_FullCore. Dodani su pomoćni moduli za prikaz (LED), PWM generaciju, UART komunikaciju i izlaze za integraciju u vanjske sustave (chat_out, neuro_link, FPGA_sync). Projekt je spreman za synth/impl i testiranje na FPGA platformama (npr. Artix-7).<br><br>Napomena: IP jezgra zaključana je za distribuciju i ne sadrži javno dostupan kod. Korisnicima je omogućena integracija, ali ne i pristup rezonantnim algoritmima.</p>