Copertina

Sustainable AI Processing at the Edge

Fuente: arXiv

Salvato in:

Dettagli Bibliografici
Autori principali:	Ollivier, Sébastien, Li, Sheng, Tang, Yue, Chaudhuri, Chayanika, Zhou, Peipei, Tang, Xulong, Hu, Jingtong, Jones, Alex K.
Natura:	Preprint
Pubblicazione:	2022
Soggetti:	Hardware Architecture Artificial Intelligence
Accesso online:	Acceder al recurso
Tags:	Aggiungi Tag Nessun Tag, puoi essere il primo ad aggiungerne!!

Documenti analoghi

Efficient Orchestrated AI Workflows Execution on Scale-out Spatial Architecture
di: Deng, Jinyi, et al.
Pubblicazione: (2024)

J3DAI: A tiny DNN-Based Edge AI Accelerator for 3D-Stacked CMOS Image Sensor
di: Tain, Benoit, et al.
Pubblicazione: (2025)

RISC-V R-Extension: Advancing Efficiency with Rented-Pipeline for Edge DNN Processing
di: Kim, Won Hyeok, et al.
Pubblicazione: (2024)

Towards Error Correction for Computing in Racetrack Memory
di: Brazzle, Preston, et al.
Pubblicazione: (2024)

HH-PIM: Dynamic Optimization of Power and Performance with Heterogeneous-Hybrid PIM for Edge AI Devices
di: Jeon, Sangmin, et al.
Pubblicazione: (2025)

Position Paper: From Edge AI to Adaptive Edge AI
di: Pittorino, Fabrizio, et al.
Pubblicazione: (2026)

Dynamic Gradient Sparse Update for Edge Training
di: Li, I-Hsuan, et al.
Pubblicazione: (2025)

Benchmarking End-To-End Performance of AI-Based Chip Placement Algorithms
di: Wang, Zhihai, et al.
Pubblicazione: (2024)

Learning in Log-Domain: Subthreshold Analog AI Accelerator Based on Stochastic Gradient Descent
di: Tageldeen, Momen K, et al.
Pubblicazione: (2025)

AI-Powered Agile Analog Circuit Design and Optimization
di: Hu, Jinhai, et al.
Pubblicazione: (2025)

BETA: Binarized Energy-Efficient Transformer Accelerator at the Edge
di: Ji, Yuhao, et al.
Pubblicazione: (2024)

SSR: Spatial Sequential Hybrid Architecture for Latency Throughput Tradeoff in Transformer Acceleration
di: Zhuang, Jinming, et al.
Pubblicazione: (2024)

FractalCloud: A Fractal-Inspired Architecture for Efficient Large-Scale Point Cloud Processing
di: Fu, Yuzhe, et al.
Pubblicazione: (2025)

Natural language is not enough: Benchmarking multi-modal generative AI for Verilog generation
di: Chang, Kaiyan, et al.
Pubblicazione: (2024)

Towards Cognitive AI Systems: a Survey and Prospective on Neuro-Symbolic AI
di: Wan, Zishen, et al.
Pubblicazione: (2024)

Hybrid Systolic Array Accelerator with Optimized Dataflow for Edge Large Language Model Inference
di: Chen, Chun-Ting, et al.
Pubblicazione: (2025)

Kelle: Co-design KV Caching and eDRAM for Efficient LLM Serving in Edge Computing
di: Xia, Tianhua, et al.
Pubblicazione: (2025)

Design Rules for Extreme-Edge Scientific Computing on AI Engines
di: Ma, Zhenghua, et al.
Pubblicazione: (2026)

Governance at the Edge of Architecture: Regulating NeuroAI and Neuromorphic Systems
di: Kashif, Afifah, et al.
Pubblicazione: (2026)

EdgeCIM: A Hardware-Software Co-Design for CIM-Based Acceleration of Small Language Models
di: Bazzi, Jinane, et al.
Pubblicazione: (2026)

Heterogeneous SoC Integrating an Open-Source Recurrent SNN Accelerator for Neuromorphic Edge Computing on FPGA
di: Barocci, Michelangelo, et al.
Pubblicazione: (2026)

Tempus Core: Area-Power Efficient Temporal-Unary Convolution Core for Low-Precision Edge DLAs
di: Vellaisamy, Prabhu, et al.
Pubblicazione: (2024)

RPU -- A Reasoning Processing Unit
di: Adiletta, Matthew, et al.
Pubblicazione: (2026)

Carbon-Efficient 3D DNN Acceleration: Optimizing Performance and Sustainability
di: Panteleaki, Aikaterini Maria, et al.
Pubblicazione: (2025)

At the Edge of the Heart: ULP FPGA-Based CNN for On-Device Cardiac Feature Extraction in Smart Health Sensors for Astronauts
di: Rahman, Kazi Mohammad Abidur, et al.
Pubblicazione: (2026)

Enabling Physical AI at the Edge: Hardware-Accelerated Recovery of System Dynamics
di: Xu, Bin, et al.
Pubblicazione: (2025)

ChipBench: A Next-Step Benchmark for Evaluating LLM Performance in AI-Aided Chip Design
di: Yu, Zhongkai, et al.
Pubblicazione: (2026)

HYPERHEURIST: A Simulated Annealing-Based Control Framework for LLM-Driven Code Generation in Optimized Hardware Design
di: Ahir, Shiva, et al.
Pubblicazione: (2026)

Latency optimized Deep Neural Networks (DNNs): An Artificial Intelligence approach at the Edge using Multiprocessor System on Chip (MPSoC)
di: Omidsajedi, Seyed Nima, et al.
Pubblicazione: (2024)

MATADOR: Automated System-on-Chip Tsetlin Machine Design Generation for Edge Applications
di: Rahman, Tousif, et al.
Pubblicazione: (2024)

NLS: Natural-Level Synthesis for Hardware Implementation Through GenAI
di: Yang, Kaiyuan, et al.
Pubblicazione: (2025)

Qute: Towards Quantum-Native Database
di: Chen, Muzhi, et al.
Pubblicazione: (2026)

Towards Efficient Neuro-Symbolic AI: From Workload Characterization to Hardware Architecture
di: Wan, Zishen, et al.
Pubblicazione: (2024)

Hey AI, Generate Me a Hardware Code! Agentic AI-based Hardware Design & Verification
di: Gadde, Deepak Narayan, et al.
Pubblicazione: (2025)

tuGEMM: Area-Power-Efficient Temporal Unary GEMM Architecture for Low-Precision Edge AI
di: Nair, Harideep, et al.
Pubblicazione: (2024)

SPARQ: Spiking Early-Exit Neural Networks for Energy-Efficient Edge AI
di: Patne, Parth, et al.
Pubblicazione: (2026)

Characterizing VLA Models: Identifying the Action Generation Bottleneck for Edge AI Architectures
di: Vishwanathan, Manoj, et al.
Pubblicazione: (2026)

Runtime Tunable Tsetlin Machines for Edge Inference on eFPGAs
di: Rahman, Tousif, et al.
Pubblicazione: (2025)

Building Reliable Arithmetic Multipliers Under NBTI Aging and Process Variations
di: Heidary, Masoud, et al.
Pubblicazione: (2026)

TPU-Gen: LLM-Driven Custom Tensor Processing Unit Generator
di: Vungarala, Deepak, et al.
Pubblicazione: (2025)