A 65nm 8b-Activation 8b-Weight SRAM-Based Charge-Domain Computing-in-Memory Macro Using A Fully-Parallel Analog Adder Network and A Single-ADC Interface

Fuente: arXiv

Guardado en:

Detalles Bibliográficos
Autores principales:	Yin, Guodong, Zhou, Mufeng, Chen, Yiming, Tang, Wenjun, Yang, Zekun, Lee, Mingyen, Du, Xirui, Yue, Jinshan, Liu, Jiaxin, Yang, Huazhong, Liu, Yongpan, Li, Xueqing
Formato:	Preprint
Publicado:	2022
Materias:	Hardware Architecture Machine Learning
Acceso en línea:	Acceder al recurso
Etiquetas:	Agregar Etiqueta Sin Etiquetas, Sea el primero en etiquetar este registro!

Sea el primero en dejar un comentario!

Ejemplares similares