ControlPULP: A RISC-V On-Chip Parallel Power Controller for Many-Core HPC Processors with FPGA-Based Hardware-In-The-Loop Power and Thermal Emulation
Fuente:
arXiv
Salvato in:
| Autori principali: | Ottaviano, Alessandro, Balas, Robert, Bambini, Giovanni, del Vecchio, Antonio, Ciani, Maicol, Rossi, Davide, Benini, Luca, Bartolini, Andrea |
|---|---|
| Natura: | Preprint |
| Pubblicazione: |
2023
|
| Soggetti: | |
| Accesso online: | |
| Tags: |
Aggiungi Tag
Nessun Tag, puoi essere il primo ad aggiungerne!!
|
Documenti analoghi
ControlPULPlet: A Flexible Real-time Multi-core RISC-V Controller for 2.5D Systems-in-package
di: Ottaviano, Alessandro, et al.
Pubblicazione: (2024)
di: Ottaviano, Alessandro, et al.
Pubblicazione: (2024)
SentryCore: A RISC-V Co-Processor System for Safe, Real-Time Control Applications
di: Rogenmoser, Michael, et al.
Pubblicazione: (2024)
di: Rogenmoser, Michael, et al.
Pubblicazione: (2024)
Co-designing a Programmable RISC-V Accelerator for MPC-based Energy and Thermal Management of Many-Core HPC Processors
di: Ottaviano, Alessandro, et al.
Pubblicazione: (2025)
di: Ottaviano, Alessandro, et al.
Pubblicazione: (2025)
PELS: A Lightweight and Flexible Peripheral Event Linking System for Ultra-Low Power IoT Processors
di: Ottaviano, Alessandro, et al.
Pubblicazione: (2023)
di: Ottaviano, Alessandro, et al.
Pubblicazione: (2023)
CVA6-VMRT: A Modular Approach Towards Time-Predictable Virtual Memory in a 64-bit Application Class RISC-V Processor
di: Reinwardt, Christopher, et al.
Pubblicazione: (2025)
di: Reinwardt, Christopher, et al.
Pubblicazione: (2025)
Modeling and Controlling Many-Core HPC Processors: an Alternative to PID and Moving Average Algorithms
di: Bambini, Giovanni, et al.
Pubblicazione: (2024)
di: Bambini, Giovanni, et al.
Pubblicazione: (2024)
vCLIC: Towards Fast Interrupt Handling in Virtualized RISC-V Mixed-criticality Systems
di: Zelioli, Enrico, et al.
Pubblicazione: (2024)
di: Zelioli, Enrico, et al.
Pubblicazione: (2024)
FERIVer: An FPGA-assisted Emulated Framework for RTL Verification of RISC-V Processors
di: Qin, Kun, et al.
Pubblicazione: (2025)
di: Qin, Kun, et al.
Pubblicazione: (2025)
TitanCFI: Toward Enforcing Control-Flow Integrity in the Root-of-Trust
di: Parisi, Emanuele, et al.
Pubblicazione: (2024)
di: Parisi, Emanuele, et al.
Pubblicazione: (2024)
A Gigabit, DMA-enhanced Open-Source Ethernet Controller for Mixed-Criticality Systems
di: Liang, Chaoqun, et al.
Pubblicazione: (2024)
di: Liang, Chaoqun, et al.
Pubblicazione: (2024)
CVA6-CFI: A First Glance at RISC-V Control-Flow Integrity Extensions
di: Manoni, Simone, et al.
Pubblicazione: (2026)
di: Manoni, Simone, et al.
Pubblicazione: (2026)
Late Breaking Results: A RISC-V ISA Extension for Chaining in Scalar Processors
di: Colagrande, Luca, et al.
Pubblicazione: (2025)
di: Colagrande, Luca, et al.
Pubblicazione: (2025)
AXI-REALM: Safe, Modular and Lightweight Traffic Monitoring and Regulation for Heterogeneous Mixed-Criticality Systems
di: Benz, Thomas, et al.
Pubblicazione: (2025)
di: Benz, Thomas, et al.
Pubblicazione: (2025)
Open-Source Heterogeneous SoCs for AI: The PULP Platform Experience
di: Conti, Francesco, et al.
Pubblicazione: (2024)
di: Conti, Francesco, et al.
Pubblicazione: (2024)
Towards Reliable Systems: A Scalable Approach to AXI4 Transaction Monitoring
di: Liang, Chaoqun, et al.
Pubblicazione: (2025)
di: Liang, Chaoqun, et al.
Pubblicazione: (2025)
Functional ISS-Driven Verification of Superscalar RISC-V Processors
di: Galimberti, Andrea, et al.
Pubblicazione: (2024)
di: Galimberti, Andrea, et al.
Pubblicazione: (2024)
TurboFuzz: FPGA Accelerated Hardware Fuzzing for Processor Agile Verification
di: Zhong, Yang, et al.
Pubblicazione: (2025)
di: Zhong, Yang, et al.
Pubblicazione: (2025)
FASE: FPGA-Assisted Syscall Emulation for Rapid End-to-End Processor Performance Validation
di: Meng, Chengzhen, et al.
Pubblicazione: (2025)
di: Meng, Chengzhen, et al.
Pubblicazione: (2025)
Work-In-Progress: Accelerating Numpy With OpenBLAS For Open-Source RISC-V Chips
di: Koenig, Cyril, et al.
Pubblicazione: (2025)
di: Koenig, Cyril, et al.
Pubblicazione: (2025)
Spatzformer: An Efficient Reconfigurable Dual-Core RISC-V V Cluster for Mixed Scalar-Vector Workloads
di: Perotti, Matteo, et al.
Pubblicazione: (2024)
di: Perotti, Matteo, et al.
Pubblicazione: (2024)
SpikeStream: Accelerating Spiking Neural Network Inference on RISC-V Clusters with Sparse Computation Extensions
di: Manoni, Simone, et al.
Pubblicazione: (2025)
di: Manoni, Simone, et al.
Pubblicazione: (2025)
Makinote: An FPGA-Based HW/SW Platform for Pre-Silicon Emulation of RISC-V Designs
di: Perdomo, Elias, et al.
Pubblicazione: (2024)
di: Perdomo, Elias, et al.
Pubblicazione: (2024)
Bio-RV: Low-Power Resource-Efficient RISC-V Processor for Biomedical Applications
di: Sharma, Vijay Pratap, et al.
Pubblicazione: (2026)
di: Sharma, Vijay Pratap, et al.
Pubblicazione: (2026)
AraXL: A Physically Scalable, Ultra-Wide RISC-V Vector Processor Design for Fast and Efficient Computation on Long Vectors
di: Purayil, Navaneeth Kunhi, et al.
Pubblicazione: (2025)
di: Purayil, Navaneeth Kunhi, et al.
Pubblicazione: (2025)
Pipeline Stage Resolved Timing Characterization of FPGA and ASIC Implementations of a RISC V Processor
di: Darvishi, Mostafa
Pubblicazione: (2025)
di: Darvishi, Mostafa
Pubblicazione: (2025)
HULK-V: a Heterogeneous Ultra-low-power Linux capable RISC-V SoC
di: Valente, Luca, et al.
Pubblicazione: (2022)
di: Valente, Luca, et al.
Pubblicazione: (2022)
A Direct Memory Access Controller (DMAC) for Irregular Data Transfers on RISC-V Linux Systems
di: Benz, Thomas, et al.
Pubblicazione: (2025)
di: Benz, Thomas, et al.
Pubblicazione: (2025)
Lyra: A Hardware-Accelerated RISC-V Verification Framework with Generative Model-Based Processor Fuzzing
di: Huo, Juncheng, et al.
Pubblicazione: (2025)
di: Huo, Juncheng, et al.
Pubblicazione: (2025)
Hybrid Modular Redundancy: Exploring Modular Redundancy Approaches in RISC-V Multi-Core Computing Clusters for Reliable Processing in Space
di: Rogenmoser, Michael, et al.
Pubblicazione: (2023)
di: Rogenmoser, Michael, et al.
Pubblicazione: (2023)
Ramping Up Open-Source RISC-V Cores: Assessing the Energy Efficiency of Superscalar, Out-of-Order Execution
di: Fu, Zexin, et al.
Pubblicazione: (2025)
di: Fu, Zexin, et al.
Pubblicazione: (2025)
Distributed Inference with Minimal Off-Chip Traffic for Transformers on Low-Power MCUs
di: Bochem, Severin, et al.
Pubblicazione: (2024)
di: Bochem, Severin, et al.
Pubblicazione: (2024)
NoX: a Compact Open-Source RISC-V Processor for Multi-Processor Systems-on-Chip
di: Silva, Anderson I., et al.
Pubblicazione: (2024)
di: Silva, Anderson I., et al.
Pubblicazione: (2024)
Loop Control Management in Tightly Coupled Processor Arrays (TCPAs)
di: Walter, Dominik, et al.
Pubblicazione: (2026)
di: Walter, Dominik, et al.
Pubblicazione: (2026)
Crypto-RV: High-Efficiency FPGA-Based RISC-V Cryptographic Co-Processor for IoT Security
di: Pham, Anh Kiet, et al.
Pubblicazione: (2026)
di: Pham, Anh Kiet, et al.
Pubblicazione: (2026)
Hypervisor Extension for a RISC-V Processor
di: Gauchola, Jaume, et al.
Pubblicazione: (2024)
di: Gauchola, Jaume, et al.
Pubblicazione: (2024)
A "New Ara" for Vector Computing: An Open Source Highly Efficient RISC-V V 1.0 Vector Processor Design
di: Perotti, Matteo, et al.
Pubblicazione: (2022)
di: Perotti, Matteo, et al.
Pubblicazione: (2022)
RISC-Q: A Generator for Real-Time Quantum Control System-on-Chips Compatible with RISC-V
di: Liu, Junyi, et al.
Pubblicazione: (2025)
di: Liu, Junyi, et al.
Pubblicazione: (2025)
QiMeng: Fully Automated Hardware and Software Design for Processor Chip
di: Zhang, Rui, et al.
Pubblicazione: (2025)
di: Zhang, Rui, et al.
Pubblicazione: (2025)
Implementing and Optimizing an Open-Source SD-card Host Controller for RISC-V SoCs
di: Vanoni, Axel, et al.
Pubblicazione: (2026)
di: Vanoni, Axel, et al.
Pubblicazione: (2026)
Web-Based Simulator of Superscalar RISC-V Processors
di: Jaros, Jiri, et al.
Pubblicazione: (2024)
di: Jaros, Jiri, et al.
Pubblicazione: (2024)
Documenti analoghi
-
ControlPULPlet: A Flexible Real-time Multi-core RISC-V Controller for 2.5D Systems-in-package
di: Ottaviano, Alessandro, et al.
Pubblicazione: (2024) -
SentryCore: A RISC-V Co-Processor System for Safe, Real-Time Control Applications
di: Rogenmoser, Michael, et al.
Pubblicazione: (2024) -
Co-designing a Programmable RISC-V Accelerator for MPC-based Energy and Thermal Management of Many-Core HPC Processors
di: Ottaviano, Alessandro, et al.
Pubblicazione: (2025) -
PELS: A Lightweight and Flexible Peripheral Event Linking System for Ultra-Low Power IoT Processors
di: Ottaviano, Alessandro, et al.
Pubblicazione: (2023) -
CVA6-VMRT: A Modular Approach Towards Time-Predictable Virtual Memory in a 64-bit Application Class RISC-V Processor
di: Reinwardt, Christopher, et al.
Pubblicazione: (2025)