Buchumschlag

Breaking On-Chip Communication Anonymity using Flow Correlation Attacks

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Weerasena, Hansika, Mishra, Prabhat
Format:	Preprint
Veröffentlicht:	2023
Schlagworte:	Cryptography and Security Hardware Architecture Machine Learning
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

Revealing CNN Architectures via Side-Channel Analysis in Dataflow-based Inference Accelerators
von: Weerasena, Hansika, et al.
Veröffentlicht: (2023)

Secure Multi-Path Routing with All-or-Nothing Transform for Network-on-Chip Architectures
von: Weerasena, Hansika, et al.
Veröffentlicht: (2026)

Formal Verification of Secure Encrypted Virtualization
von: Weerasena, Hansika, et al.
Veröffentlicht: (2026)

Topology-aware Detection and Localization of Distributed Denial-of-Service Attacks in Network-on-Chips
von: Weerasena, Hansika, et al.
Veröffentlicht: (2025)

LLMs and the Future of Chip Design: Unveiling Security Risks and Building Trust
von: Wang, Zeng, et al.
Veröffentlicht: (2024)

TroLL: Exploiting Structural Similarities between Logic Locking and Hardware Trojans
von: Liu, Yuntao, et al.
Veröffentlicht: (2023)

Attack on a PUF-based Secure Binary Neural Network
von: Basak, Bijeet, et al.
Veröffentlicht: (2025)

Modern Hardware Security: A Review of Attacks and Countermeasures
von: Mishra, Jyotiprakash, et al.
Veröffentlicht: (2025)

Design for Trust utilizing Rareness Reduction
von: Jayasena, Aruna, et al.
Veröffentlicht: (2023)

SafeLight: Enhancing Security in Optical Convolutional Neural Network Accelerators
von: Afifi, Salma, et al.
Veröffentlicht: (2024)

FedBit: Accelerating Privacy-Preserving Federated Learning via Bit-Interleaved Packing and Cross-Layer Co-Design
von: Meng, Xiangchen, et al.
Veröffentlicht: (2025)

VeriContaminated: Assessing LLM-Driven Verilog Coding for Data Contamination
von: Wang, Zeng, et al.
Veröffentlicht: (2025)

Bit-Flip Vulnerability of Shared KV-Cache Blocks in LLM Serving Systems
von: Yamamoto, Yuji, et al.
Veröffentlicht: (2026)

LLMs for Secure Hardware Design and Related Problems: Opportunities and Challenges
von: Knechtel, Johann, et al.
Veröffentlicht: (2026)

DL2Fence: Integrating Deep Learning and Frame Fusion for Enhanced Detection and Localization of Refined Denial-of-Service in Large-Scale NoCs
von: Wang, Haoyu, et al.
Veröffentlicht: (2024)

Tessera: Secure, Near-Line-Rate Weight Streaming for UMA Edge Accelerators
von: Naskar, Animan
Veröffentlicht: (2026)

Evasive Hardware Trojan through Adversarial Power Trace
von: Omidi, Behnam, et al.
Veröffentlicht: (2024)

2-in-1 Accelerator: Enabling Random Precision Switch for Winning Both Adversarial Robustness and Efficiency
von: Fu, Yonggan, et al.
Veröffentlicht: (2021)

VeriLeaky: Navigating IP Protection vs Utility in Fine-Tuning for LLM-Driven Verilog Coding
von: Wang, Zeng, et al.
Veröffentlicht: (2025)

IMS: Intelligent Hardware Monitoring System for Secure SoCs
von: Foudhaili, Wadid, et al.
Veröffentlicht: (2026)

μRL: Discovering Transient Execution Vulnerabilities Using Reinforcement Learning
von: Tol, M. Caner, et al.
Veröffentlicht: (2025)

Thales: Formulating and Estimating Architectural Vulnerability Factors for DNN Accelerators
von: Tyagi, Abhishek, et al.
Veröffentlicht: (2022)

TroLLoc: Logic Locking and Layout Hardening for IC Security Closure against Hardware Trojans
von: Wang, Fangzhou, et al.
Veröffentlicht: (2024)

PuDHammer: Experimental Analysis of Read Disturbance Effects of Processing-using-DRAM in Real DRAM Chips
von: Yuksel, Ismail Emir, et al.
Veröffentlicht: (2025)

RowPress Vulnerability in Modern DRAM Chips
von: Luo, Haocong, et al.
Veröffentlicht: (2024)

Cocoon: A System Architecture for Differentially Private Training with Correlated Noises
von: Kim, Donghwan, et al.
Veröffentlicht: (2025)

History-Aware Trajectory k-Anonymization Using an FPGA-Based Hardware Accelerator for Real-Time Location Services
von: Nakano, Hiroshi, et al.
Veröffentlicht: (2025)

RowPress: Amplifying Read Disturbance in Modern DRAM Chips
von: Luo, Haocong, et al.
Veröffentlicht: (2023)

Secure Software/Hardware Hybrid In-Field Testing for System-on-Chip
von: Mulhem, Saleh, et al.
Veröffentlicht: (2024)

ResiLogic: Leveraging Composability and Diversity to Design Fault and Intrusion Resilient Chips
von: Sheikh, Ahmad T., et al.
Veröffentlicht: (2024)

Evaluation of isolation design flow (IDF) for Single Chip Cryptography (SCC) application
von: Malik, Arsalan Ali
Veröffentlicht: (2025)

iThermTroj: Exploiting Intermittent Thermal Trojans in Multi-Processor System-on-Chips
von: Elahi, Mehdi, et al.
Veröffentlicht: (2025)

SCARF: Securing Chips with a Robust Framework against Fabrication-time Hardware Trojans
von: Eslami, Mohammad, et al.
Veröffentlicht: (2024)

An Experimental Characterization of Combined RowHammer and RowPress Read Disturbance in Modern DRAM Chips
von: Luo, Haocong, et al.
Veröffentlicht: (2024)

Read Disturbance in High Bandwidth Memory: A Detailed Experimental Study on HBM2 DRAM Chips
von: Olgun, Ataberk, et al.
Veröffentlicht: (2023)

ColumnDisturb: Understanding Column-based Read Disturbance in Real DRAM Chips and Implications for Future Systems
von: Yüksel, İsmail Emir, et al.
Veröffentlicht: (2025)

DiscoRD: An Experimental Methodology for Quickly Discovering the Reliable Read Disturbance Threshold of Real DRAM Chips
von: Olgun, Ataberk, et al.
Veröffentlicht: (2026)

DRAM Bender: An Extensible and Versatile FPGA-based Infrastructure to Easily Test State-of-the-art DRAM Chips
von: Olgun, Ataberk, et al.
Veröffentlicht: (2022)

Spatial Variation-Aware Read Disturbance Defenses: Experimental Analysis of Real DRAM Chips and Implications on Future Solutions
von: Yağlıkçı, Abdullah Giray, et al.
Veröffentlicht: (2024)

Enabling Efficient and Scalable DRAM Read Disturbance Mitigation via New Experimental Insights into Modern DRAM Chips
von: Yağlıkçı, Abdullah Giray
Veröffentlicht: (2024)