A RISC-V MCU with adaptive reverse body bias and ultra-low-power retention mode in 22 nm FD-SOI

Ähnliche Einträge

• RISC-V Needs Secure 'Wheels': the MCU Initiator-Side Perspective
  von: Pinto, Sandro, et al.
  Veröffentlicht: (2024)
• HyperCroc: End-to-End Open-Source RISC-V MCU with a Plug-In Interface for Domain-Specific Accelerators
  von: Sauter, Philippe, et al.
  Veröffentlicht: (2026)
• Croc: An End-to-End Open-Source Extensible RISC-V MCU Platform to Democratize Silicon
  von: Sauter, Phillippe, et al.
  Veröffentlicht: (2025)
• IMAGINE: An 8-to-1b 22nm FD-SOI Compute-In-Memory CNN Accelerator With an End-to-End Analog Charge-Based 0.15-8POPS/W Macro Featuring Distribution-Aware Data Reshaping
  von: Kneip, Adrian, et al.
  Veröffentlicht: (2024)
• A 2.5-nA Area-Efficient Temperature-Independent 176-/82-ppm/°C CMOS-Only Current Reference in 0.11-$μ$m Bulk and 22-nm FD-SOI
  von: Lefebvre, Martin, et al.
  Veröffentlicht: (2024)