Buchumschlag

A RISC-V MCU with adaptive reverse body bias and ultra-low-power retention mode in 22 nm FD-SOI

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Bauer, Heiner, Stolba, Marco, Scholze, Stefan, Walter, Dennis, Mayr, Christian, Oefelein, Alexander, Höppner, Sebastian, Scharfe, André, Schraut, Flo, Eisenreich, Holger
Format:	Preprint
Veröffentlicht:	2023
Schlagworte:	Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

RISC-V Needs Secure 'Wheels': the MCU Initiator-Side Perspective
von: Pinto, Sandro, et al.
Veröffentlicht: (2024)

HyperCroc: End-to-End Open-Source RISC-V MCU with a Plug-In Interface for Domain-Specific Accelerators
von: Sauter, Philippe, et al.
Veröffentlicht: (2026)

Croc: An End-to-End Open-Source Extensible RISC-V MCU Platform to Democratize Silicon
von: Sauter, Phillippe, et al.
Veröffentlicht: (2025)

IMAGINE: An 8-to-1b 22nm FD-SOI Compute-In-Memory CNN Accelerator With an End-to-End Analog Charge-Based 0.15-8POPS/W Macro Featuring Distribution-Aware Data Reshaping
von: Kneip, Adrian, et al.
Veröffentlicht: (2024)

A 2.5-nA Area-Efficient Temperature-Independent 176-/82-ppm/°C CMOS-Only Current Reference in 0.11-$μ$m Bulk and 22-nm FD-SOI
von: Lefebvre, Martin, et al.
Veröffentlicht: (2024)

A nA-Range Area-Efficient Sub-100-ppm/°C Peaking Current Reference Using Forward Body Biasing in 0.11-$μ$m Bulk and 22-nm FD-SOI
von: Lefebvre, Martin, et al.
Veröffentlicht: (2024)

Trikarenos: A Fault-Tolerant RISC-V-based Microcontroller for CubeSats in 28nm
von: Rogenmoser, Michael, et al.
Veröffentlicht: (2023)

Siracusa: A 16 nm Heterogenous RISC-V SoC for Extended Reality with At-MRAM Neural Engine
von: Prasad, Arpan Suravi, et al.
Veröffentlicht: (2023)

Basilisk: An End-to-End Open-Source Linux-Capable RISC-V SoC in 130nm CMOS
von: Scheffler, Paul, et al.
Veröffentlicht: (2024)

Quadrilatero: A RISC-V programmable matrix coprocessor for low-power edge applications
von: Cammarata, Danilo, et al.
Veröffentlicht: (2025)

HULK-V: a Heterogeneous Ultra-low-power Linux capable RISC-V SoC
von: Valente, Luca, et al.
Veröffentlicht: (2022)

vMCU: Coordinated Memory Management and Kernel Optimization for DNN Inference on MCUs
von: Zheng, Size, et al.
Veröffentlicht: (2024)

WebRISC-V: A 64-bit RISC-V Pipeline Simulator for Computer Architecture Classes
von: Giorgi, Roberto, et al.
Veröffentlicht: (2025)

Basilisk: A 34 mm2 End-to-End Open-Source 64-bit Linux-Capable RISC-V SoC in 130nm BiCMOS
von: Sauter, Philippe, et al.
Veröffentlicht: (2025)

Wildcat: Educational RISC-V Microprocessors
von: Schoeberl, Martin
Veröffentlicht: (2025)

Hypervisor Extension for a RISC-V Processor
von: Gauchola, Jaume, et al.
Veröffentlicht: (2024)

An ultra-low-power CGRA for accelerating Transformers at the edge
von: Prasad, Rohit
Veröffentlicht: (2025)

Support Vector Machines Classification on Bendable RISC-V
von: Vergos, Polykarpos, et al.
Veröffentlicht: (2025)

Efficient Implementation of RISC-V Vector Permutation Instructions
von: Titopoulos, Vasileios, et al.
Veröffentlicht: (2025)

Web-Based Simulator of Superscalar RISC-V Processors
von: Jaros, Jiri, et al.
Veröffentlicht: (2024)

ARISE: Automating RISC-V Instruction Set Extension
von: Hager-Clukas, Andreas, et al.
Veröffentlicht: (2025)

Runtime Energy Monitoring for RISC-V Soft-Cores
von: Scionti, Alberto, et al.
Veröffentlicht: (2025)

Optimizing Energy Efficiency in Subthreshold RISC-V Cores
von: Djupdal, Asbjørn, et al.
Veröffentlicht: (2025)

Occamy: A 432-Core Dual-Chiplet Dual-HBM2E 768-DP-GFLOP/s RISC-V System for 8-to-64-bit Dense and Sparse Computing in 12nm FinFET
von: Scheffler, Paul, et al.
Veröffentlicht: (2025)

Static Hardware Partitioning on RISC-V -- Shortcomings, Limitations, and Prospects
von: Ramsauer, Ralf, et al.
Veröffentlicht: (2022)

Functional ISS-Driven Verification of Superscalar RISC-V Processors
von: Galimberti, Andrea, et al.
Veröffentlicht: (2024)

Decoupled Control Flow and Data Access in RISC-V GPGPUs
von: Sarda, Giuseppe M., et al.
Veröffentlicht: (2025)

Floating Point HUB Adder for RISC-V Sargantana Processor
von: Bandera, Gerardo, et al.
Veröffentlicht: (2024)

CHIMERA: A Flexible and Scalable 3.1 TOPS/W AI-MCU with Transformer Accelerator and 563 Gb/s Shared-L2 Memory Subsystem with QoS Guarantees
von: Leone, Lorenzo, et al.
Veröffentlicht: (2026)

RISC-V processor enhanced with a dynamic micro-decoder unit
von: Pottier, Juliette, et al.
Veröffentlicht: (2024)

Automatic Microarchitecture-Aware Custom Instruction Design for RISC-V Processors
von: Rezunov, Evgenii, et al.
Veröffentlicht: (2025)

Branch Prediction in Hardcaml for a RISC-V 32im CPU
von: Saveau, Alex
Veröffentlicht: (2023)

Unlimited Vector Processing for Wireless Baseband Based on RISC-V Extension
von: Jiang, Limin, et al.
Veröffentlicht: (2025)

Optimizing Structured-Sparse Matrix Multiplication in RISC-V Vector Processors
von: Titopoulos, Vasileios, et al.
Veröffentlicht: (2025)

Design, Implementation and Evaluation of the SVNAPOT Extension on a RISC-V Processor
von: Papadopoulos, Nikolaos-Charalampos, et al.
Veröffentlicht: (2024)

ARCANE: Adaptive RISC-V Cache Architecture for Near-memory Extensions
von: Petrolo, Vincenzo, et al.
Veröffentlicht: (2025)

Efficient Trace for RISC-V: Design, Evaluation, and Integration in CVA6
von: Laghi, Umberto, et al.
Veröffentlicht: (2025)

RISC-Q: A Generator for Real-Time Quantum Control System-on-Chips Compatible with RISC-V
von: Liu, Junyi, et al.
Veröffentlicht: (2025)

Enabling Syscall Intercept for RISC-V
von: Andrić, Petar, et al.
Veröffentlicht: (2025)

Scalable and RISC-V Programmable Near-Memory Computing Architectures for Edge Nodes
von: Caon, Michele, et al.
Veröffentlicht: (2024)