Buchumschlag

Leveraging High-Level Synthesis and Large Language Models to Generate, Simulate, and Deploy a Uniform Random Number Generator Hardware Design

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
1. Verfasser:	Meech, James T.
Format:	Preprint
Veröffentlicht:	2023
Schlagworte:	Hardware Architecture Machine Learning Programming Languages
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

Optimizing High-Level Synthesis Designs with Retrieval-Augmented Large Language Models
von: Xu, Haocheng, et al.
Veröffentlicht: (2024)

Relational Hoare Logic for High-Level Synthesis of Hardware Accelerators
von: Tanaka, Izumi, et al.
Veröffentlicht: (2026)

Allo: A Programming Model for Composable Accelerator Design
von: Chen, Hongzheng, et al.
Veröffentlicht: (2024)

Evaluating LLMs for Hardware Design and Test
von: Blocklove, Jason, et al.
Veröffentlicht: (2024)

RTL++: Graph-enhanced LLM for RTL Code Generation
von: Akyash, Mohammad, et al.
Veröffentlicht: (2025)

Generation of Compiler Backends from Formal Models of Hardware
von: Smith, Gus Henry
Veröffentlicht: (2024)

QiMeng-SALV: Signal-Aware Learning for Verilog Code Generation
von: Zhang, Yang, et al.
Veröffentlicht: (2025)

QiMeng-CodeV-R1: Reasoning-Enhanced Verilog Generation
von: Zhu, Yaoyu, et al.
Veröffentlicht: (2025)

QiMeng-CRUX: Narrowing the Gap Between Natural Language and Verilog via Core Refined Understanding eXpression for Circuit Design
von: Huang, Lei, et al.
Veröffentlicht: (2025)

DecoRTL: A Run-time Decoding Framework for RTL Code Generation with LLMs
von: Akyash, Mohammad, et al.
Veröffentlicht: (2025)

Learning to Compare Hardware Designs for High-Level Synthesis
von: Bai, Yunsheng, et al.
Veröffentlicht: (2024)

The Argument for Meta-Modeling-Based Approaches to Hardware Generation Languages
von: Schreiner, Johannes, et al.
Veröffentlicht: (2024)

LLM4DV: Using Large Language Models for Hardware Test Stimuli Generation
von: Zhang, Zixi, et al.
Veröffentlicht: (2023)

Parameterized Hardware Design with Latency-Abstract Interfaces
von: Nigam, Rachit, et al.
Veröffentlicht: (2024)

CoopetitiveV: Leveraging LLM-powered Coopetitive Multi-Agent Prompting for High-quality Verilog Generation
von: Mi, Zhendong, et al.
Veröffentlicht: (2024)

Dato: A Task-Based Programming Model for Dataflow Accelerators
von: Fang, Shihan, et al.
Veröffentlicht: (2025)

Zero-Shot RTL Code Generation with Attention Sink Augmented Large Language Models
von: Sandal, Selim, et al.
Veröffentlicht: (2024)

OPAL: Outlier-Preserved Microscaling Quantization Accelerator for Generative Large Language Models
von: Koo, Jahyun, et al.
Veröffentlicht: (2024)

Intelligent4DSE: Optimizing High-Level Synthesis Design Space Exploration with Graph Neural Networks and Large Language Models
von: Xu, Lei, et al.
Veröffentlicht: (2025)

VRank: Enhancing Verilog Code Generation from Large Language Models via Self-Consistency
von: Zhao, Zhuorui, et al.
Veröffentlicht: (2025)

GRPO with State Mutations: Improving LLM-Based Hardware Test Plan Generation
von: Kochar, Dimple Vijay, et al.
Veröffentlicht: (2026)

Deep Inverse Design for High-Level Synthesis
von: Chang, Ping, et al.
Veröffentlicht: (2024)

EvolveGen: Algorithmic Level Hardware Model Checking Benchmark Generation through Reinforcement Learning
von: Hu, Guangyu, et al.
Veröffentlicht: (2026)

VeriMind: Agentic LLM for Automated Verilog Generation with a Novel Evaluation Metric
von: Nadimi, Bardia, et al.
Veröffentlicht: (2025)

FuseFlow: A Fusion-Centric Compilation Framework for Sparse Deep Learning on Streaming Dataflow
von: Lacouture, Rubens, et al.
Veröffentlicht: (2025)

LLM-Aided Compilation for Tensor Accelerators
von: Hong, Charles, et al.
Veröffentlicht: (2024)

Optimal Software Pipelining and Warp Specialization for Tensor Core GPUs
von: Soi, Rupanshu, et al.
Veröffentlicht: (2025)

Streaming Tensor Programs: A Streaming Abstraction for Dynamic Parallelism
von: Sohn, Gina, et al.
Veröffentlicht: (2025)

Tawa: Automatic Warp Specialization for Modern GPUs with Asynchronous References
von: Chen, Hongzheng, et al.
Veröffentlicht: (2025)

VeriReason: Reinforcement Learning with Testbench Feedback for Reasoning-Enhanced Verilog Generation
von: Wang, Yiting, et al.
Veröffentlicht: (2025)

hdl2v: A Code Translation Dataset for Enhanced LLM Verilog Generation
von: Hong, Charles, et al.
Veröffentlicht: (2025)

Energy Efficient Software Hardware CoDesign for Machine Learning: From TinyML to Large Language Models
von: Vahdatpour, Mohammad Saleh, et al.
Veröffentlicht: (2026)

Rescaling-Aware Training for Efficient Deployment of Deep Learning Models on Full-Integer Hardware
von: Mueller, Lion, et al.
Veröffentlicht: (2025)

Register Aggregation for Hardware Decompilation
von: Rao, Varun, et al.
Veröffentlicht: (2024)

Large Language Model Inference Acceleration: A Comprehensive Hardware Perspective
von: Li, Jinhao, et al.
Veröffentlicht: (2024)

Agent Factories for High Level Synthesis: How Far Can General-Purpose Coding Agents Go in Hardware Optimization?
von: Bhandwaldar, Abhishek, et al.
Veröffentlicht: (2026)

Torch2Chip: An End-to-end Customizable Deep Neural Network Compression and Deployment Toolkit for Prototype Hardware Accelerator Design
von: Meng, Jian, et al.
Veröffentlicht: (2024)

GPT4AIGChip: Towards Next-Generation AI Accelerator Design Automation via Large Language Models
von: Fu, Yonggan, et al.
Veröffentlicht: (2023)

Comprehensive Verilog Design Problems: A Next-Generation Benchmark Dataset for Evaluating Large Language Models and Agents on RTL Design and Verification
von: Pinckney, Nathaniel, et al.
Veröffentlicht: (2025)

A Hardware-Aware, Per-Layer Methodology for Post-Training Quantization of Large Language Models
von: Killian, Earl
Veröffentlicht: (2026)