Copertina

A Heterogeneous RISC-V based SoC for Secure Nano-UAV Navigation

Fuente: arXiv

Salvato in:

Dettagli Bibliografici
Autori principali:	Valente, Luca, Nadalini, Alessandro, Veeran, Asif, Sinigaglia, Mattia, Sa, Bruno, Wistoff, Nils, Tortorella, Yvan, Benatti, Simone, Psiakis, Rafail, Kulmala, Ari, Mohammad, Baker, Pinto, Sandro, Palossi, Daniele, Benini, Luca, Rossi, Davide
Natura:	Preprint
Pubblicazione:	2024
Soggetti:	Hardware Architecture Artificial Intelligence
Accesso online:	Acceder al recurso
Tags:	Aggiungi Tag Nessun Tag, puoi essere il primo ad aggiungerne!!

Documenti analoghi

HULK-V: a Heterogeneous Ultra-low-power Linux capable RISC-V SoC
di: Valente, Luca, et al.
Pubblicazione: (2022)

A Reliable, Time-Predictable Heterogeneous SoC for AI-Enhanced Mixed-Criticality Edge Applications
di: Garofalo, Angelo, et al.
Pubblicazione: (2025)

TOP: Towards Open & Predictable Heterogeneous SoCs
di: Valente, Luca, et al.
Pubblicazione: (2024)

On-Device Federated Continual Learning on RISC-V-based Ultra-Low-Power SoC for Intelligent Nano-Drone Swarms
di: Kröger, Lars, et al.
Pubblicazione: (2025)

Evaluating IOMMU-Based Shared Virtual Addressing for RISC-V Embedded Heterogeneous SoCs
di: Koenig, Cyril, et al.
Pubblicazione: (2025)

Maestro: A 302 GFLOPS/W and 19.8GFLOPS RISC-V Vector-Tensor Architecture for Wearable Ultrasound Edge Computing
di: Sinigaglia, Mattia, et al.
Pubblicazione: (2025)

Hybrid Modular Redundancy: Exploring Modular Redundancy Approaches in RISC-V Multi-Core Computing Clusters for Reliable Processing in Space
di: Rogenmoser, Michael, et al.
Pubblicazione: (2023)

Fused-Tiled Layers: Minimizing Data Movement on RISC-V SoCs with Software-Managed Caches
di: Jung, Victor J. B., et al.
Pubblicazione: (2025)

Implementing and Optimizing an Open-Source SD-card Host Controller for RISC-V SoCs
di: Vanoni, Axel, et al.
Pubblicazione: (2026)

Basilisk: An End-to-End Open-Source Linux-Capable RISC-V SoC in 130nm CMOS
di: Scheffler, Paul, et al.
Pubblicazione: (2024)

Cyber Security aboard Micro Aerial Vehicles: An OpenTitan-based Visual Communication Use Case
di: Ciani, Maicol, et al.
Pubblicazione: (2023)

Multi-modal On-Device Learning for Monocular Depth Estimation on Ultra-low-power MCUs
di: Nadalini, Davide, et al.
Pubblicazione: (2025)

Spatzformer: An Efficient Reconfigurable Dual-Core RISC-V V Cluster for Mixed Scalar-Vector Workloads
di: Perotti, Matteo, et al.
Pubblicazione: (2024)

Basilisk: Achieving Competitive Performance with Open EDA Tools on an Open-Source Linux-Capable RISC-V SoC
di: Sauter, Phillippe, et al.
Pubblicazione: (2024)

Trikarenos: Design and Experimental Characterization of a Fault-Tolerant 28nm RISC-V-based SoC
di: Rogenmoser, Michael, et al.
Pubblicazione: (2024)

Safe-NEureka: a Hybrid Modular Redundant DNN Accelerator for On-board Satellite AI Processing
di: Tedeschi, Riccardo, et al.
Pubblicazione: (2026)

Culsans: An Efficient Snoop-based Coherency Unit for the CVA6 Open Source RISC-V application processor
di: Tedeschi, Riccardo, et al.
Pubblicazione: (2024)

fence.t.s: Closing Timing Channels in High-Performance Out-of-Order Cores through ISA-Supported Temporal Partitioning
di: Wistoff, Nils, et al.
Pubblicazione: (2024)

Open-Source Heterogeneous SoCs for AI: The PULP Platform Experience
di: Conti, Francesco, et al.
Pubblicazione: (2024)

vCLIC: Towards Fast Interrupt Handling in Virtualized RISC-V Mixed-criticality Systems
di: Zelioli, Enrico, et al.
Pubblicazione: (2024)

RedMulE-FT: A Reconfigurable Fault-Tolerant Matrix Multiplication Engine
di: Wiese, Philip, et al.
Pubblicazione: (2025)

Basilisk: A 34 mm2 End-to-End Open-Source 64-bit Linux-Capable RISC-V SoC in 130nm BiCMOS
di: Sauter, Philippe, et al.
Pubblicazione: (2025)

A "New Ara" for Vector Computing: An Open Source Highly Efficient RISC-V V 1.0 Vector Processor Design
di: Perotti, Matteo, et al.
Pubblicazione: (2022)

Siracusa: A 16 nm Heterogenous RISC-V SoC for Extended Reality with At-MRAM Neural Engine
di: Prasad, Arpan Suravi, et al.
Pubblicazione: (2023)

Late Breaking Results: Boosting Efficient Dual-Issue Execution on Lightweight RISC-V Cores
di: Colagrande, Luca, et al.
Pubblicazione: (2026)

Ramping Up Open-Source RISC-V Cores: Assessing the Energy Efficiency of Superscalar, Out-of-Order Execution
di: Fu, Zexin, et al.
Pubblicazione: (2025)

Dual-Issue Execution of Mixed Integer and Floating-Point Workloads on Energy-Efficient In-Order RISC-V Cores
di: Colagrande, Luca, et al.
Pubblicazione: (2025)

Taming Offload Overheads in a Massively Parallel Open-Source RISC-V MPSoC: Analysis and Optimization
di: Colagrande, Luca, et al.
Pubblicazione: (2025)

Unleashing OpenTitan's Potential: a Silicon-Ready Embedded Secure Element for Root of Trust and Cryptographic Offloading
di: Ciani, Maicol, et al.
Pubblicazione: (2024)

High-throughput Visual Nano-drone to Nano-drone Relative Localization using Onboard Fully Convolutional Networks
di: Crupi, Luca, et al.
Pubblicazione: (2024)

Who Checks the Checker? Enhancing Component-level Architectural SEU Fault Tolerance for End-to-End SoC Protection
di: Rogenmoser, Michael, et al.
Pubblicazione: (2026)

Late Breaking Results: A RISC-V ISA Extension for Chaining in Scalar Processors
di: Colagrande, Luca, et al.
Pubblicazione: (2025)

A Flexible Template for Edge Generative AI with High-Accuracy Accelerated Softmax & GELU
di: Belano, Andrea, et al.
Pubblicazione: (2024)

Chiplet-Based RISC-V SoC with Modular AI Acceleration
di: Bharadwaj, Suhas Suresh, et al.
Pubblicazione: (2025)

SARIS: Accelerating Stencil Computations on Energy-Efficient RISC-V Compute Clusters with Indirect Stream Registers
di: Scheffler, Paul, et al.
Pubblicazione: (2024)

MR2-ByteTrack: CNN and Transformer-based Video Object Detection for AI-augmented Embedded Vision Sensor Nodes
di: Bompani, Luca, et al.
Pubblicazione: (2026)

Multi-resolution Rescored ByteTrack for Video Object Detection on Ultra-low-power Embedded Systems
di: Bompani, Luca, et al.
Pubblicazione: (2024)

Trikarenos: A Fault-Tolerant RISC-V-based Microcontroller for CubeSats in 28nm
di: Rogenmoser, Michael, et al.
Pubblicazione: (2023)

TinyDEVO: Deep Event-based Visual Odometry on Ultra-low-power Multi-core Microcontrollers
di: Marchei, Alessandro, et al.
Pubblicazione: (2026)

System-Level Isolation for Mixed-Criticality RISC-V SoCs: A "World" Reality Check
di: Cunha, Luis, et al.
Pubblicazione: (2026)