An Optimizing Framework on MLIR for Efficient FPGA-based Accelerator Generation

Fuente: arXiv

Guardado en:

Detalles Bibliográficos
Autores principales:	Zhang, Weichuang, Zhao, Jieru, Shen, Guan, Chen, Quan, Chen, Chen, Guo, Minyi
Formato:	Preprint
Publicado:	2024
Materias:	Hardware Architecture Programming Languages
Acceso en línea:	Acceder al recurso
Etiquetas:	Agregar Etiqueta Sin Etiquetas, Sea el primero en etiquetar este registro!

Internet

https://arxiv.org/abs/2401.05154