LRSCwait: Enabling Scalable and Efficient Synchronization in Manycore Systems through Polling-Free and Retry-Free Operation
Fuente:
arXiv
Salvato in:
| Autori principali: | Riedel, Samuel, Gantenbein, Marc, Ottaviano, Alessandro, Hoefler, Torsten, Benini, Luca |
|---|---|
| Natura: | Preprint |
| Pubblicazione: |
2024
|
| Soggetti: | |
| Accesso online: | |
| Tags: |
Aggiungi Tag
Nessun Tag, puoi essere il primo ad aggiungerne!!
|
Documenti analoghi
Enabling Efficient Hybrid Systolic Computation in Shared L1-Memory Manycore Clusters
di: Mazzola, Sergio, et al.
Pubblicazione: (2024)
di: Mazzola, Sergio, et al.
Pubblicazione: (2024)
Towards Reliable Systems: A Scalable Approach to AXI4 Transaction Monitoring
di: Liang, Chaoqun, et al.
Pubblicazione: (2025)
di: Liang, Chaoqun, et al.
Pubblicazione: (2025)
Optimizing Scalable Multi-Cluster Architectures for Next-Generation Wireless Sensing and Communication
di: Riedel, Samuel, et al.
Pubblicazione: (2025)
di: Riedel, Samuel, et al.
Pubblicazione: (2025)
PELS: A Lightweight and Flexible Peripheral Event Linking System for Ultra-Low Power IoT Processors
di: Ottaviano, Alessandro, et al.
Pubblicazione: (2023)
di: Ottaviano, Alessandro, et al.
Pubblicazione: (2023)
Network Design for Wafer-Scale Systems with Wafer-on-Wafer Hybrid Bonding
di: Iff, Patrick, et al.
Pubblicazione: (2026)
di: Iff, Patrick, et al.
Pubblicazione: (2026)
CVA6-VMRT: A Modular Approach Towards Time-Predictable Virtual Memory in a 64-bit Application Class RISC-V Processor
di: Reinwardt, Christopher, et al.
Pubblicazione: (2025)
di: Reinwardt, Christopher, et al.
Pubblicazione: (2025)
vCLIC: Towards Fast Interrupt Handling in Virtualized RISC-V Mixed-criticality Systems
di: Zelioli, Enrico, et al.
Pubblicazione: (2024)
di: Zelioli, Enrico, et al.
Pubblicazione: (2024)
ControlPULPlet: A Flexible Real-time Multi-core RISC-V Controller for 2.5D Systems-in-package
di: Ottaviano, Alessandro, et al.
Pubblicazione: (2024)
di: Ottaviano, Alessandro, et al.
Pubblicazione: (2024)
PlaceIT: Placement-based Inter-Chiplet Interconnect Topologies
di: Iff, Patrick, et al.
Pubblicazione: (2025)
di: Iff, Patrick, et al.
Pubblicazione: (2025)
A Gigabit, DMA-enhanced Open-Source Ethernet Controller for Mixed-Criticality Systems
di: Liang, Chaoqun, et al.
Pubblicazione: (2024)
di: Liang, Chaoqun, et al.
Pubblicazione: (2024)
SentryCore: A RISC-V Co-Processor System for Safe, Real-Time Control Applications
di: Rogenmoser, Michael, et al.
Pubblicazione: (2024)
di: Rogenmoser, Michael, et al.
Pubblicazione: (2024)
Spatz: Clustering Compact RISC-V-Based Vector Units to Maximize Computing Efficiency
di: Perotti, Matteo, et al.
Pubblicazione: (2023)
di: Perotti, Matteo, et al.
Pubblicazione: (2023)
RapidChiplet: A Toolchain for Rapid Design Space Exploration of Chiplet Architectures
di: Iff, Patrick, et al.
Pubblicazione: (2023)
di: Iff, Patrick, et al.
Pubblicazione: (2023)
Fast Graph Vector Search via Hardware Acceleration and Delayed-Synchronization Traversal
di: Jiang, Wenqi, et al.
Pubblicazione: (2024)
di: Jiang, Wenqi, et al.
Pubblicazione: (2024)
AXI-REALM: Safe, Modular and Lightweight Traffic Monitoring and Regulation for Heterogeneous Mixed-Criticality Systems
di: Benz, Thomas, et al.
Pubblicazione: (2025)
di: Benz, Thomas, et al.
Pubblicazione: (2025)
MemPool Flavors: Between Versatility and Specialization in a RISC-V Manycore Cluster
di: Mazzola, Sergio, et al.
Pubblicazione: (2025)
di: Mazzola, Sergio, et al.
Pubblicazione: (2025)
Late Breaking Results: Boosting Efficient Dual-Issue Execution on Lightweight RISC-V Cores
di: Colagrande, Luca, et al.
Pubblicazione: (2026)
di: Colagrande, Luca, et al.
Pubblicazione: (2026)
Dual-Issue Execution of Mixed Integer and Floating-Point Workloads on Energy-Efficient In-Order RISC-V Cores
di: Colagrande, Luca, et al.
Pubblicazione: (2025)
di: Colagrande, Luca, et al.
Pubblicazione: (2025)
FoldedHexaTorus: An Inter-Chiplet Interconnect Topology for Chiplet-based Systems using Organic and Glass Substrates
di: Iff, Patrick, et al.
Pubblicazione: (2025)
di: Iff, Patrick, et al.
Pubblicazione: (2025)
ControlPULP: A RISC-V On-Chip Parallel Power Controller for Many-Core HPC Processors with FPGA-Based Hardware-In-The-Loop Power and Thermal Emulation
di: Ottaviano, Alessandro, et al.
Pubblicazione: (2023)
di: Ottaviano, Alessandro, et al.
Pubblicazione: (2023)
AraXL: A Physically Scalable, Ultra-Wide RISC-V Vector Processor Design for Fast and Efficient Computation on Long Vectors
di: Purayil, Navaneeth Kunhi, et al.
Pubblicazione: (2025)
di: Purayil, Navaneeth Kunhi, et al.
Pubblicazione: (2025)
A Multicast-Capable AXI Crossbar for Many-core Machine Learning Accelerators
di: Colagrande, Luca, et al.
Pubblicazione: (2025)
di: Colagrande, Luca, et al.
Pubblicazione: (2025)
Atleus: Accelerating Transformers on the Edge Enabled by 3D Heterogeneous Manycore Architectures
di: Dhingra, Pratyush, et al.
Pubblicazione: (2025)
di: Dhingra, Pratyush, et al.
Pubblicazione: (2025)
TROOP: At-the-Roofline Performance for Vector Processors on Low Operational Intensity Workloads
di: Purayil, Navaneeth Kunhi, et al.
Pubblicazione: (2025)
di: Purayil, Navaneeth Kunhi, et al.
Pubblicazione: (2025)
Design in Tiles: Automating GEMM Deployment on Tile-Based Many-PE Accelerators
di: Shen, Aofeng, et al.
Pubblicazione: (2025)
di: Shen, Aofeng, et al.
Pubblicazione: (2025)
FractalSync: Lightweight Scalable Global Synchronization of Massive Bulk Synchronous Parallel AI Accelerators
di: Isachi, Victor, et al.
Pubblicazione: (2025)
di: Isachi, Victor, et al.
Pubblicazione: (2025)
Trikarenos: A Fault-Tolerant RISC-V-based Microcontroller for CubeSats in 28nm
di: Rogenmoser, Michael, et al.
Pubblicazione: (2023)
di: Rogenmoser, Michael, et al.
Pubblicazione: (2023)
Late Breaking Results: A RISC-V ISA Extension for Chaining in Scalar Processors
di: Colagrande, Luca, et al.
Pubblicazione: (2025)
di: Colagrande, Luca, et al.
Pubblicazione: (2025)
Towards Zero-Stall Matrix Multiplication on Energy-Efficient RISC-V Clusters for Machine Learning Acceleration
di: Colagrande, Luca, et al.
Pubblicazione: (2025)
di: Colagrande, Luca, et al.
Pubblicazione: (2025)
MXDOTP: A RISC-V ISA Extension for Enabling Microscaling (MX) Floating-Point Dot Products
di: İslamoğlu, Gamze, et al.
Pubblicazione: (2025)
di: İslamoğlu, Gamze, et al.
Pubblicazione: (2025)
A Direct Memory Access Controller (DMAC) for Irregular Data Transfers on RISC-V Linux Systems
di: Benz, Thomas, et al.
Pubblicazione: (2025)
di: Benz, Thomas, et al.
Pubblicazione: (2025)
TeraPool-SDR: An 1.89TOPS 1024 RV-Cores 4MiB Shared-L1 Cluster for Next-Generation Open-Source Software-Defined Radios
di: Zhang, Yichao, et al.
Pubblicazione: (2024)
di: Zhang, Yichao, et al.
Pubblicazione: (2024)
Dataflow-Aware PIM-Enabled Manycore Architecture for Deep Learning Workloads
di: Sharma, Harsh, et al.
Pubblicazione: (2024)
di: Sharma, Harsh, et al.
Pubblicazione: (2024)
FlatAttention: Dataflow and Fabric Collectives Co-Optimization for Efficient Multi-Head Attention on Tile-Based Many-PE Accelerators
di: Zhang, Chi, et al.
Pubblicazione: (2025)
di: Zhang, Chi, et al.
Pubblicazione: (2025)
SARIS: Accelerating Stencil Computations on Energy-Efficient RISC-V Compute Clusters with Indirect Stream Registers
di: Scheffler, Paul, et al.
Pubblicazione: (2024)
di: Scheffler, Paul, et al.
Pubblicazione: (2024)
relOBI: A Reliable Low-latency Interconnect for Tightly-Coupled On-chip Communication
di: Rogenmoser, Michael, et al.
Pubblicazione: (2025)
di: Rogenmoser, Michael, et al.
Pubblicazione: (2025)
How to keep pushing ML accelerator performance? Know your rooflines!
di: Verhelst, Marian, et al.
Pubblicazione: (2025)
di: Verhelst, Marian, et al.
Pubblicazione: (2025)
O-POPE: High-Frequency Pipelined Outer Product based GEMM acceleration with minimal buffering overhead
di: Cammarata, Danilo, et al.
Pubblicazione: (2026)
di: Cammarata, Danilo, et al.
Pubblicazione: (2026)
Evaluating IOMMU-Based Shared Virtual Addressing for RISC-V Embedded Heterogeneous SoCs
di: Koenig, Cyril, et al.
Pubblicazione: (2025)
di: Koenig, Cyril, et al.
Pubblicazione: (2025)
FlatAttention: Dataflow and Fabric Collectives Co-Optimization for Large Attention-Based Model Inference on Tile-Based Accelerators
di: Zhang, Chi, et al.
Pubblicazione: (2026)
di: Zhang, Chi, et al.
Pubblicazione: (2026)
Documenti analoghi
-
Enabling Efficient Hybrid Systolic Computation in Shared L1-Memory Manycore Clusters
di: Mazzola, Sergio, et al.
Pubblicazione: (2024) -
Towards Reliable Systems: A Scalable Approach to AXI4 Transaction Monitoring
di: Liang, Chaoqun, et al.
Pubblicazione: (2025) -
Optimizing Scalable Multi-Cluster Architectures for Next-Generation Wireless Sensing and Communication
di: Riedel, Samuel, et al.
Pubblicazione: (2025) -
PELS: A Lightweight and Flexible Peripheral Event Linking System for Ultra-Low Power IoT Processors
di: Ottaviano, Alessandro, et al.
Pubblicazione: (2023) -
Network Design for Wafer-Scale Systems with Wafer-on-Wafer Hybrid Bonding
di: Iff, Patrick, et al.
Pubblicazione: (2026)