Copertina

Floating Point HUB Adder for RISC-V Sargantana Processor

Fuente: arXiv

Salvato in:

Dettagli Bibliografici
Autori principali:	Bandera, Gerardo, Salamero, Javier, Moreto, Miquel, Villalba, Julio
Natura:	Preprint
Pubblicazione:	2024
Soggetti:	Hardware Architecture
Accesso online:	Acceder al recurso
Tags:	Aggiungi Tag Nessun Tag, puoi essere il primo ad aggiungerne!!

Documenti analoghi

Hypervisor Extension for a RISC-V Processor
di: Gauchola, Jaume, et al.
Pubblicazione: (2024)

REPTILES: Repeated Tiles of Sargantana, a RISC-V multicore based on OpenPiton
di: Oliete-Escuín, Noelia, et al.
Pubblicazione: (2026)

Online Alignment and Addition in Multi-Term Floating-Point Adders
di: Alexandridis, Kosmas, et al.
Pubblicazione: (2024)

FREESS: A Web-Based Educational Simulator for a RISC-V-Inspired Superscalar Processor with Tomasulo-Style Dynamic Scheduling
di: Giorgi, Roberto, et al.
Pubblicazione: (2026)

Web-Based Simulator of Superscalar RISC-V Processors
di: Jaros, Jiri, et al.
Pubblicazione: (2024)

Functional ISS-Driven Verification of Superscalar RISC-V Processors
di: Galimberti, Andrea, et al.
Pubblicazione: (2024)

MXDOTP: A RISC-V ISA Extension for Enabling Microscaling (MX) Floating-Point Dot Products
di: İslamoğlu, Gamze, et al.
Pubblicazione: (2025)

Dual-Issue Execution of Mixed Integer and Floating-Point Workloads on Energy-Efficient In-Order RISC-V Cores
di: Colagrande, Luca, et al.
Pubblicazione: (2025)

Design, Implementation and Evaluation of the SVNAPOT Extension on a RISC-V Processor
di: Papadopoulos, Nikolaos-Charalampos, et al.
Pubblicazione: (2024)

Automatic Microarchitecture-Aware Custom Instruction Design for RISC-V Processors
di: Rezunov, Evgenii, et al.
Pubblicazione: (2025)

Optimizing Structured-Sparse Matrix Multiplication in RISC-V Vector Processors
di: Titopoulos, Vasileios, et al.
Pubblicazione: (2025)

FERIVer: An FPGA-assisted Emulated Framework for RTL Verification of RISC-V Processors
di: Qin, Kun, et al.
Pubblicazione: (2025)

Late Breaking Results: A RISC-V ISA Extension for Chaining in Scalar Processors
di: Colagrande, Luca, et al.
Pubblicazione: (2025)

Pedagogically Motivated and Composable Open-Source RISC-V Processors for Computer Science Education
di: McDougall, Ian, et al.
Pubblicazione: (2025)

EMiX: Emulating Beyond Single-FPGA Limits
di: Kropotov, Alexander, et al.
Pubblicazione: (2026)

A Scalable RISC-V Vector Processor Enabling Efficient Multi-Precision DNN Inference
di: Wang, Chuanning, et al.
Pubblicazione: (2024)

Microarchitectural Co-Optimization for Sustained Throughput of RISC-V Multi-Lane Chaining Vector Processors
di: Wang, Weiying, et al.
Pubblicazione: (2026)

Flexing RISC-V Instruction Subset Processors to Extreme Edge
di: Raisiardali, Alireza, et al.
Pubblicazione: (2025)

Verification and Validation (V&V)-in-the-Loop for RISC-V Design: The Holistic Vision of BZL
di: Ahmed, Sajjad, et al.
Pubblicazione: (2026)

SentryCore: A RISC-V Co-Processor System for Safe, Real-Time Control Applications
di: Rogenmoser, Michael, et al.
Pubblicazione: (2024)

SPEED: A Scalable RISC-V Vector Processor Enabling Efficient Multi-Precision DNN Inference
di: Wang, Chuanning, et al.
Pubblicazione: (2024)

Lyra: A Hardware-Accelerated RISC-V Verification Framework with Generative Model-Based Processor Fuzzing
di: Huo, Juncheng, et al.
Pubblicazione: (2025)

Work-in-Progress: Real-Time Neural Network Inference on a Custom RISC-V Multicore Vector Processor
di: Kirschner, Maximilian, et al.
Pubblicazione: (2024)

MultiVic: A Time-Predictable RISC-V Multi-Core Processor Optimized for Neural Network Inference
di: Kirschner, Maximilian, et al.
Pubblicazione: (2025)

A "New Ara" for Vector Computing: An Open Source Highly Efficient RISC-V V 1.0 Vector Processor Design
di: Perotti, Matteo, et al.
Pubblicazione: (2022)

SimFuzz: Similarity-guided Block-level Mutation for RISC-V Processor Fuzzing
di: Lyu, Hao, et al.
Pubblicazione: (2026)

Bio-RV: Low-Power Resource-Efficient RISC-V Processor for Biomedical Applications
di: Sharma, Vijay Pratap, et al.
Pubblicazione: (2026)

AraXL: A Physically Scalable, Ultra-Wide RISC-V Vector Processor Design for Fast and Efficient Computation on Long Vectors
di: Purayil, Navaneeth Kunhi, et al.
Pubblicazione: (2025)

MiniFloat-NN and ExSdotp: An ISA Extension and a Modular Open Hardware Unit for Low-Precision Training on RISC-V cores
di: Bertaccini, Luca, et al.
Pubblicazione: (2022)

A Precision-Scalable RISC-V DNN Processor with On-Device Learning Capability at the Extreme Edge
di: Huang, Longwei, et al.
Pubblicazione: (2023)

Translating Common Security Assertions Across Processor Designs: A RISC-V Case Study
di: Imtiaz, Sharjeel, et al.
Pubblicazione: (2025)

Pipeline Stage Resolved Timing Characterization of FPGA and ASIC Implementations of a RISC V Processor
di: Darvishi, Mostafa
Pubblicazione: (2025)

IzhiRISC-V -- a RISC-V-based Processor with Custom ISA Extension for Spiking Neuron Networks Processing with Izhikevich Neurons
di: Szczerek, Wiktor J., et al.
Pubblicazione: (2025)

WebRISC-V: A 64-bit RISC-V Pipeline Simulator for Computer Architecture Classes
di: Giorgi, Roberto, et al.
Pubblicazione: (2025)

TimeFloats: Train-in-Memory with Time-Domain Floating-Point Scalar Products
di: Hashem, Maeesha Binte, et al.
Pubblicazione: (2024)

CVA6-VMRT: A Modular Approach Towards Time-Predictable Virtual Memory in a 64-bit Application Class RISC-V Processor
di: Reinwardt, Christopher, et al.
Pubblicazione: (2025)

Wildcat: Educational RISC-V Microprocessors
di: Schoeberl, Martin
Pubblicazione: (2025)

Crypto-RV: High-Efficiency FPGA-Based RISC-V Cryptographic Co-Processor for IoT Security
di: Pham, Anh Kiet, et al.
Pubblicazione: (2026)

ControlPULP: A RISC-V On-Chip Parallel Power Controller for Many-Core HPC Processors with FPGA-Based Hardware-In-The-Loop Power and Thermal Emulation
di: Ottaviano, Alessandro, et al.
Pubblicazione: (2023)

NoX: a Compact Open-Source RISC-V Processor for Multi-Processor Systems-on-Chip
di: Silva, Anderson I., et al.
Pubblicazione: (2024)