:: Library Catalog

Buchumschlag

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Hamburg, Mike, Linstadt, Eric, Moore, Danny, Vogelsang, Thomas
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Information Theory Hardware Architecture
Online-Zugang:	https://arxiv.org/abs/2401.10688
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

TDRAM: Tag-enhanced DRAM for Efficient Caching
von: Babaie, Maryam, et al.
Veröffentlicht: (2024)

Towards High-Performance Network Coding: FPGA Acceleration With Bounded-value Generators
von: Qing, Jiaxin, et al.
Veröffentlicht: (2025)

Unrolled and Pipelined Decoders based on Look-Up Tables for Polar Codes
von: Giard, Pascal, et al.
Veröffentlicht: (2023)

Codes for Metastability-Containing Addition
von: Bund, Johannes, et al.
Veröffentlicht: (2026)

Non-Binary LDPC Arithmetic Error Correction For Processing-in-Memory
von: Shi, Daijing, et al.
Veröffentlicht: (2025)

Shifting in-DRAM
von: Tegge, William C., et al.
Veröffentlicht: (2026)

DRAMPyML: A Formal Description of DRAM Protocols with Timed Petri Nets
von: Christ, Derek, et al.
Veröffentlicht: (2026)

GenDRAM:Hardware-Software Co-Design of General Platform in DRAM
von: Lu, Tsung-Han, et al.
Veröffentlicht: (2026)

Sectored DRAM: A Practical Energy-Efficient and High-Performance Fine-Grained DRAM Architecture
von: Olgun, Ataberk, et al.
Veröffentlicht: (2022)

EasyDRAM: An FPGA-based Infrastructure for Fast and Accurate End-to-End Evaluation of Emerging DRAM Techniques
von: Canpolat, Oğuzhan, et al.
Veröffentlicht: (2025)

Reconfigurable Intelligent Surfaces for THz: Hardware Design and Signal Processing Challenges
von: Alexandropoulos, George C., et al.
Veröffentlicht: (2024)

Exploring DRAM Cache Prefetching for Pooled Memory
von: Tirumalasetty, Chandrahas, et al.
Veröffentlicht: (2024)

The maximum storage capacity of open-loop written RRAM is around 4 bits
von: Li, Yongxiang, et al.
Veröffentlicht: (2024)

Hardware Implementation of Projection-Aggregation Decoders for Reed-Muller Codes
von: Hashemipour-Nazari, Marzieh, et al.
Veröffentlicht: (2024)

Beamspace Equalization for mmWave Massive MIMO: Algorithms and VLSI Implementations
von: Mirfarshbafan, Seyed Hadi, et al.
Veröffentlicht: (2025)

A Generalized Adjusted Min-Sum Decoder for 5G LDPC Codes: Algorithm and Implementation
von: Ren, Yuqing, et al.
Veröffentlicht: (2023)

Ray Antenna Array: A Novel Cost-Effective Multi-Antenna Architecture for Enhanced Wireless Communication
von: Dong, Zhenjun, et al.
Veröffentlicht: (2025)

FLARE: One-Shot PE-Level Fault Localization in Systolic Arrays via Algebraic Test Vectors
von: Venkatasubramanian, Logashree, et al.
Veröffentlicht: (2026)

DRAM-Profiler: An Experimental DRAM RowHammer Vulnerability Profiling Mechanism
von: Zhou, Ranyang, et al.
Veröffentlicht: (2024)

ATiM: Autotuning Tensor Programs for Processing-in-DRAM
von: Shin, Yongwon, et al.
Veröffentlicht: (2024)

SwiftChannel: Algorithm-Hardware Co-Design for Deep Learning-Based 5G Channel Estimation
von: Lyu, Shengzhe, et al.
Veröffentlicht: (2026)

Rethinking the Producer-Consumer Relationship in Modern DRAM-Based Systems
von: Patel, Minesh, et al.
Veröffentlicht: (2024)

Bandwidth-Effective DRAM Cache for GPUs with Storage-Class Memory
von: Hong, Jeongmin, et al.
Veröffentlicht: (2024)

Corrigendum to: A Systematic Study of DDR4 DRAM Faults in the Field
von: Beigi, Majed Valad, et al.
Veröffentlicht: (2024)

Membrane: Accelerating Database Analytics with Bank-Level DRAM-PIM Filtering
von: Shekar, Akhil, et al.
Veröffentlicht: (2025)

Self-Managing DRAM: A Low-Cost Framework for Enabling Autonomous and Efficient in-DRAM Operations
von: Hassan, Hasan, et al.
Veröffentlicht: (2022)

PuDHammer: Experimental Analysis of Read Disturbance Effects of Processing-using-DRAM in Real DRAM Chips
von: Yuksel, Ismail Emir, et al.
Veröffentlicht: (2025)

DRAM Bender: An Extensible and Versatile FPGA-based Infrastructure to Easily Test State-of-the-art DRAM Chips
von: Olgun, Ataberk, et al.
Veröffentlicht: (2022)

Approximate Signed Multiplier with Sign-Focused Compressor for Edge Detection Applications
von: Krishna, L. Hemanth, et al.
Veröffentlicht: (2025)

Shared-PIM: Enabling Concurrent Computation and Data Flow for Faster Processing-in-DRAM
von: Mamdouh, Ahmed, et al.
Veröffentlicht: (2024)

RACAM: Enhancing DRAM with Reuse-Aware Computation and Automated Mapping for ML Inference
von: Ma, Siyuan, et al.
Veröffentlicht: (2025)

LOCALUT: Harnessing Capacity-Computation Tradeoffs for LUT-Based Inference in DRAM-PIM
von: Hong, Junguk, et al.
Veröffentlicht: (2026)

Enabling Efficient and Scalable DRAM Read Disturbance Mitigation via New Experimental Insights into Modern DRAM Chips
von: Yağlıkçı, Abdullah Giray
Veröffentlicht: (2024)

Hardware-Software Co-design for 3D-DRAM-based LLM Serving Accelerator
von: Li, Cong, et al.
Veröffentlicht: (2026)

SoMa: Identifying, Exploring, and Understanding the DRAM Communication Scheduling Space for DNN Accelerators
von: Cai, Jingwei, et al.
Veröffentlicht: (2025)

PIM-FW: Hardware-Software Co-Design of All-pairs Shortest Paths in DRAM
von: Lu, Tsung-Han, et al.
Veröffentlicht: (2025)

RowPress Vulnerability in Modern DRAM Chips
von: Luo, Haocong, et al.
Veröffentlicht: (2024)

PIMfused: Near-Bank DRAM-PIM with Fused-layer Dataflow for CNN Data Transfer Optimization
von: Yang, Simei, et al.
Veröffentlicht: (2025)

A comparative study on power delivery aspects of compute-in/near-memory approaches using DRAM
von: Raman, Siddhartha Raman Sundara, et al.
Veröffentlicht: (2026)

A Full-Stack Performance Evaluation Infrastructure for 3D-DRAM-based LLM Accelerators
von: Li, Cong, et al.
Veröffentlicht: (2026)