Copertina

A RISC-V SOC for Terahertz IoT Devices: Implementation and design challenges

Fuente: arXiv

Salvato in:

Dettagli Bibliografici
Autori principali:	Zhong, Xinchao, Ma, Sean Longyu, Chou, Hong-fu
Natura:	Preprint
Pubblicazione:	2024
Soggetti:	Hardware Architecture
Accesso online:	Acceder al recurso
Tags:	Aggiungi Tag Nessun Tag, puoi essere il primo ad aggiungerne!!

Documenti analoghi

SAILOR: A Scalable and Energy-Efficient Ultra-Lightweight RISC-V for IoT Security
di: Ewert, Christian, et al.
Pubblicazione: (2026)

Efficient Implementation of RISC-V Vector Permutation Instructions
di: Titopoulos, Vasileios, et al.
Pubblicazione: (2025)

Crypto-RV: High-Efficiency FPGA-Based RISC-V Cryptographic Co-Processor for IoT Security
di: Pham, Anh Kiet, et al.
Pubblicazione: (2026)

A Novel Computing Paradigm for MobileNetV3 using Memristor
di: Li, Jiale, et al.
Pubblicazione: (2024)

Design, Implementation and Evaluation of the SVNAPOT Extension on a RISC-V Processor
di: Papadopoulos, Nikolaos-Charalampos, et al.
Pubblicazione: (2024)

CIMR-V: An End-to-End SRAM-based CIM Accelerator with RISC-V for AI Edge Device
di: and, Yan-Cheng Guo, et al.
Pubblicazione: (2025)

Advancing Cloud Computing Capabilities on gem5 by Implementing the RISC-V Hypervisor Extension
di: Fragkoulis, George-Marios, et al.
Pubblicazione: (2024)

Hardware vs. Software Implementation of Warp-Level Features in Vortex RISC-V GPU
di: Pu, Huanzhi, et al.
Pubblicazione: (2025)

WebRISC-V: A 64-bit RISC-V Pipeline Simulator for Computer Architecture Classes
di: Giorgi, Roberto, et al.
Pubblicazione: (2025)

Implementing and Optimizing an Open-Source SD-card Host Controller for RISC-V SoCs
di: Vanoni, Axel, et al.
Pubblicazione: (2026)

Wildcat: Educational RISC-V Microprocessors
di: Schoeberl, Martin
Pubblicazione: (2025)

Hypervisor Extension for a RISC-V Processor
di: Gauchola, Jaume, et al.
Pubblicazione: (2024)

Decentor-V: Lightweight ML Training on Low-Power RISC-V Edge Devices
di: Ribeiro, Marcelo, et al.
Pubblicazione: (2025)

Web-Based Simulator of Superscalar RISC-V Processors
di: Jaros, Jiri, et al.
Pubblicazione: (2024)

Support Vector Machines Classification on Bendable RISC-V
di: Vergos, Polykarpos, et al.
Pubblicazione: (2025)

ARISE: Automating RISC-V Instruction Set Extension
di: Hager-Clukas, Andreas, et al.
Pubblicazione: (2025)

Runtime Energy Monitoring for RISC-V Soft-Cores
di: Scionti, Alberto, et al.
Pubblicazione: (2025)

Optimizing Energy Efficiency in Subthreshold RISC-V Cores
di: Djupdal, Asbjørn, et al.
Pubblicazione: (2025)

Verification and Validation (V&V)-in-the-Loop for RISC-V Design: The Holistic Vision of BZL
di: Ahmed, Sajjad, et al.
Pubblicazione: (2026)

WebAssembly on Resource-Constrained IoT Devices: Performance, Efficiency, and Portability
di: Has, Mislav, et al.
Pubblicazione: (2025)

RISC-V V Vector Extension (RVV) with reduced number of vector registers
di: Jacobs, Eino, et al.
Pubblicazione: (2024)

Functional ISS-Driven Verification of Superscalar RISC-V Processors
di: Galimberti, Andrea, et al.
Pubblicazione: (2024)

Floating Point HUB Adder for RISC-V Sargantana Processor
di: Bandera, Gerardo, et al.
Pubblicazione: (2024)

Static Hardware Partitioning on RISC-V -- Shortcomings, Limitations, and Prospects
di: Ramsauer, Ralf, et al.
Pubblicazione: (2022)

Decoupled Control Flow and Data Access in RISC-V GPGPUs
di: Sarda, Giuseppe M., et al.
Pubblicazione: (2025)

A Reconfigurable Approximate Computing RISC-V Platform for Fault-Tolerant Applications
di: Delavari, Arvin, et al.
Pubblicazione: (2024)

A Precision-Scalable RISC-V DNN Processor with On-Device Learning Capability at the Extreme Edge
di: Huang, Longwei, et al.
Pubblicazione: (2023)

RISC-V processor enhanced with a dynamic micro-decoder unit
di: Pottier, Juliette, et al.
Pubblicazione: (2024)

Automatic Microarchitecture-Aware Custom Instruction Design for RISC-V Processors
di: Rezunov, Evgenii, et al.
Pubblicazione: (2025)

Branch Prediction in Hardcaml for a RISC-V 32im CPU
di: Saveau, Alex
Pubblicazione: (2023)

Unlimited Vector Processing for Wireless Baseband Based on RISC-V Extension
di: Jiang, Limin, et al.
Pubblicazione: (2025)

Optimizing Structured-Sparse Matrix Multiplication in RISC-V Vector Processors
di: Titopoulos, Vasileios, et al.
Pubblicazione: (2025)

ARCANE: Adaptive RISC-V Cache Architecture for Near-memory Extensions
di: Petrolo, Vincenzo, et al.
Pubblicazione: (2025)

Efficient Trace for RISC-V: Design, Evaluation, and Integration in CVA6
di: Laghi, Umberto, et al.
Pubblicazione: (2025)

Quadrilatero: A RISC-V programmable matrix coprocessor for low-power edge applications
di: Cammarata, Danilo, et al.
Pubblicazione: (2025)

Late Breaking Results: A RISC-V ISA Extension for Chaining in Scalar Processors
di: Colagrande, Luca, et al.
Pubblicazione: (2025)

Physical Design of UET-RVMCU: A Streamlined Open-Source RISC-V Microcontroller
di: Azhar, Abdullah, et al.
Pubblicazione: (2026)

CVA6S+: A Superscalar RISC-V Core with High-Throughput Memory Architecture
di: Tedeschi, Riccardo, et al.
Pubblicazione: (2025)

Enabling Agile Ambient IoT Networking via a Parameterized Hybrid Radio
di: Lei, Jiazhen, et al.
Pubblicazione: (2026)

Secure Authentication in Wireless IoT: Hamming Code Assisted SRAM PUF as Device Fingerprint
di: Lehn, Florian, et al.
Pubblicazione: (2026)