Buchumschlag

LLM4SecHW: Leveraging Domain Specific Large Language Model for Hardware Debugging

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Fu, Weimin, Yang, Kaichen, Dutta, Raj Gautam, Guo, Xiaolong, Qu, Gang
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Hardware Architecture Artificial Intelligence
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

Hardware Phi-1.5B: A Large Language Model Encodes Hardware Domain Specific Knowledge
von: Fu, Weimin, et al.
Veröffentlicht: (2024)

From Natural Language to Silicon: The Representation Bottleneck in LLM Hardware Design
von: Fu, Weimin, et al.
Veröffentlicht: (2026)

Wit-HW: Bug Localization in Hardware Design Code via Witness Test Case Generation
von: Ma, Ruiyang, et al.
Veröffentlicht: (2025)

"vcd2df" -- Leveraging Data Science Insights for Hardware Security Research
von: Deutschbein, Calvin, et al.
Veröffentlicht: (2025)

AssertLLM: Generating Hardware Verification Assertions from Design Specifications via Multi-LLMs
von: Yan, Zhiyuan, et al.
Veröffentlicht: (2024)

AnalogSAGE: Self-evolving Analog Design Multi-Agents with Stratified Memory and Grounded Experience
von: Wang, Zining, et al.
Veröffentlicht: (2025)

AssertLLM: Generating and Evaluating Hardware Verification Assertions from Design Specifications via Multi-LLMs
von: Fang, Wenji, et al.
Veröffentlicht: (2024)

SpecLLM: Exploring Generation and Review of VLSI Design Specification with Large Language Model
von: Li, Mengming, et al.
Veröffentlicht: (2024)

LLM4DV: Using Large Language Models for Hardware Test Stimuli Generation
von: Zhang, Zixi, et al.
Veröffentlicht: (2023)

Integrating HW/SW Functionality for Flexible Wireless Radio
von: Strachan, Alexander, et al.
Veröffentlicht: (2024)

Spec2RTL-Agent: Automated Hardware Code Generation from Complex Specifications Using LLM Agent Systems
von: Yu, Zhongzhi, et al.
Veröffentlicht: (2025)

LintLLM: An Open-Source Verilog Linting Framework Based on Large Language Models
von: Fang, Zhigang, et al.
Veröffentlicht: (2025)

Hardware-based Heterogeneous Memory Management for Large Language Model Inference
von: Hwang, Soojin, et al.
Veröffentlicht: (2025)

C2HLSC: Leveraging Large Language Models to Bridge the Software-to-Hardware Design Gap
von: Collini, Luca, et al.
Veröffentlicht: (2024)

Evaluating the Effectiveness of Microarchitectural Hardware Fault Detection for Application-Specific Requirements
von: Papadopoulos, Konstantinos-Nikolaos, et al.
Veröffentlicht: (2024)

MCMComm: Hardware-Software Co-Optimization for End-to-End Communication in Multi-Chip-Modules
von: Raj, Ritik, et al.
Veröffentlicht: (2025)

Hardware-Software Co-Design for Accelerating Transformer Inference Leveraging Compute-in-Memory
von: Kim, Dong Eun, et al.
Veröffentlicht: (2025)

Graphitron: A Domain Specific Language for FPGA-based Graph Processing Accelerator Generation
von: Zhang, Xinmiao, et al.
Veröffentlicht: (2024)

CogSys: Efficient and Scalable Neurosymbolic Cognition System via Algorithm-Hardware Co-Design
von: Wan, Zishen, et al.
Veröffentlicht: (2025)

Hardware-Software Co-design for 3D-DRAM-based LLM Serving Accelerator
von: Li, Cong, et al.
Veröffentlicht: (2026)

In-Storage Domain-Specific Acceleration for Serverless Computing
von: Mahapatra, Rohan, et al.
Veröffentlicht: (2023)

Manticore: Hardware-Accelerated RTL Simulation with Static Bulk-Synchronous Parallelism
von: Emami, Mahyar, et al.
Veröffentlicht: (2023)

ViTAD: Timing Violation-Aware Debugging of RTL Code using Large Language Models
von: Lv, Wenhao, et al.
Veröffentlicht: (2025)

Assessing Large Language Models in Generating RTL Design Specifications
von: Huang, Hung-Ming, et al.
Veröffentlicht: (2025)

TriGen: NPU Architecture for End-to-End Acceleration of Large Language Models based on SW-HW Co-Design
von: Lee, Jonghun, et al.
Veröffentlicht: (2026)

ChatSVA: Bridging SVA Generation for Hardware Verification via Task-Specific LLMs
von: Fu, Lik Tung, et al.
Veröffentlicht: (2026)

AI+HW 2035: Shaping the Next Decade
von: Chen, Deming, et al.
Veröffentlicht: (2026)

Aquas: Enhancing Domain Specialization through Holistic Hardware-Software Co-Optimization based on MLIR
von: Zou, Yuyang, et al.
Veröffentlicht: (2025)

In-Situ Hardware Error Detection Using Specification-Derived Petri Net Models and Behavior-Derived State Sequences
von: Tanaka, Tomonari, et al.
Veröffentlicht: (2025)

NeoMem: Hardware/Software Co-Design for CXL-Native Memory Tiering
von: Zhou, Zhe, et al.
Veröffentlicht: (2024)

Configuration Over Selection: Hyperparameter Sensitivity Exceeds Model Differences in Open-Source LLMs for RTL Generation
von: Shao, Minghao, et al.
Veröffentlicht: (2026)

A Sparsity-Aware Autonomous Path Planning Accelerator with HW/SW Co-Design and Multi-Level Dataflow Optimization
von: Zhang, Yifan, et al.
Veröffentlicht: (2025)

Hardware Acceleration of Kolmogorov-Arnold Network (KAN) in Large-Scale Systems
von: Huang, Wei-Hsing, et al.
Veröffentlicht: (2025)

VeriDebug: A Unified LLM for Verilog Debugging via Contrastive Embedding and Guided Correction
von: Wang, Ning, et al.
Veröffentlicht: (2025)

Leveraging Application-Specific Knowledge for Energy-Efficient Deep Learning Accelerators on Resource-Constrained FPGAs
von: Qian, Chao
Veröffentlicht: (2025)

From Quarter to All: Accelerating Speculative LLM Decoding via Floating-Point Exponent Remapping and Parameter Sharing
von: Zhao, Yushu, et al.
Veröffentlicht: (2025)

MCBP: A Memory-Compute Efficient LLM Inference Accelerator Leveraging Bit-Slice-enabled Sparsity and Repetitiveness
von: Wang, Huizheng, et al.
Veröffentlicht: (2025)

Hardware Generation and Exploration of Lookup Table-Based Accelerators for 1.58-bit LLM Inference
von: Geens, Robin, et al.
Veröffentlicht: (2026)

Harmonia: Algorithm-Hardware Co-Design for Memory- and Compute-Efficient BFP-based LLM Inference
von: Wang, Xinyu, et al.
Veröffentlicht: (2026)

Domain-specific Hardware Acceleration for Model Predictive Path Integral Control
von: Tanguy-Legac, Erwan, et al.
Veröffentlicht: (2026)