Buchumschlag

QTFlow: Quantitative Timing-Sensitive Information Flow for Security-Aware Hardware Design on RTL

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Reimann, Lennart M., Prashar, Anshul, Ghinami, Chiara, Pelke, Rebecca, Sisejkovic, Dominik, Merchant, Farhad, Leupers, Rainer
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Cryptography and Security Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

Introducing Instruction-Accurate Simulators for Performance Estimation of Autotuning Workloads
von: Pelke, Rebecca, et al.
Veröffentlicht: (2025)

Exploiting the Lock: Leveraging MiG-V's Logic Locking for Secret-Data Extraction
von: Reimann, Lennart M., et al.
Veröffentlicht: (2024)

Automatic Microarchitecture-Aware Custom Instruction Design for RISC-V Processors
von: Rezunov, Evgenii, et al.
Veröffentlicht: (2025)

The Impact of Logic Locking on Confidentiality: An Automated Evaluation
von: Reimann, Lennart M., et al.
Veröffentlicht: (2025)

Bridging the Gap: Physical PCI Device Integration Into SystemC-TLM Virtual Platforms
von: Bosbach, Nils, et al.
Veröffentlicht: (2025)

NEURAL: An Elastic Neuromorphic Architecture with Hybrid Data-Event Execution and On-the-fly Attention Dataflow
von: Chen, Yuehai, et al.
Veröffentlicht: (2025)

CLSA-CIM: A Cross-Layer Scheduling Approach for Computing-in-Memory Architectures
von: Pelke, Rebecca, et al.
Veröffentlicht: (2024)

TTP: A Hardware-Efficient Design for Precise Prefetching in Ray Tracing
von: Tozlu, Yavuz Selim, et al.
Veröffentlicht: (2026)

PipeRTL: Timing-Aware Pipeline Optimization at IR-Level for RTL Generation
von: Yin, Shuo, et al.
Veröffentlicht: (2026)

Manticore: Hardware-Accelerated RTL Simulation with Static Bulk-Synchronous Parallelism
von: Emami, Mahyar, et al.
Veröffentlicht: (2023)

NISTT: A Non-Intrusive SystemC-TLM 2.0 Tracing Tool
von: Bosbach, Nils, et al.
Veröffentlicht: (2022)

OpenLLM-RTL: Open Dataset and Benchmark for LLM-Aided Design RTL Generation
von: Liu, Shang, et al.
Veröffentlicht: (2025)

OmniSim: Simulating Hardware with C Speed and RTL Accuracy for High-Level Synthesis Designs
von: Sarkar, Rishov, et al.
Veröffentlicht: (2025)

RTL Verification for Secure Speculation Using Contract Shadow Logic
von: Tan, Qinhan, et al.
Veröffentlicht: (2024)

RTL2M$μ$PATH: Multi-$μ$PATH Synthesis with Applications to Hardware Security Verification
von: Hsiao, Yao, et al.
Veröffentlicht: (2024)

Nail: Not Another Fault-Injection Framework for Chisel-generated RTL
von: Sehm, Robin, et al.
Veröffentlicht: (2025)

GSIM: Accelerating RTL Simulation for Large-Scale Designs
von: Chen, Lu, et al.
Veröffentlicht: (2025)

Spec2RTL-Agent: Automated Hardware Code Generation from Complex Specifications Using LLM Agent Systems
von: Yu, Zhongzhi, et al.
Veröffentlicht: (2025)

ONNX-to-Hardware Design Flow for Adaptive Neural-Network Inference on FPGAs
von: Manca, Federico, et al.
Veröffentlicht: (2024)

Think with Self-Decoupling and Self-Verification: Automated RTL Design with Backtrack-ToT
von: Chao, Zhiteng, et al.
Veröffentlicht: (2025)

RTL-Repo: A Benchmark for Evaluating LLMs on Large-Scale RTL Design Projects
von: Allam, Ahmed, et al.
Veröffentlicht: (2024)

From RTL to Prompt Coding: Empowering the Next Generation of Chip Designers through LLMs
von: Krupp, Lukas, et al.
Veröffentlicht: (2026)

Rhea: a Framework for Fast Design and Validation of RTL Cache-Coherent Memory Subsystems
von: Zoni, Davide, et al.
Veröffentlicht: (2025)

Design Environment of Quantization-Aware Edge AI Hardware for Few-Shot Learning
von: Kanda, R., et al.
Veröffentlicht: (2026)

Security Properties for Open-Source Hardware Designs
von: Rogers, Jayden, et al.
Veröffentlicht: (2024)

In-Memory Computing Architecture for Efficient Hardware Security
von: Ajmi, Hala, et al.
Veröffentlicht: (2024)

Bit-Width-Aware Design Environment for Few-Shot Learning on Edge AI Hardware
von: Kanda, R., et al.
Veröffentlicht: (2026)

Automated Multi-Agent Workflows for RTL Design
von: Bhattaram, Amulya, et al.
Veröffentlicht: (2025)

EDA-Aware RTL Generation with Large Language Models
von: Islam, Mubashir ul, et al.
Veröffentlicht: (2024)

FormalRTL: Verified RTL Synthesis at Scale
von: Li, Kezhi, et al.
Veröffentlicht: (2026)

Insights from Rights and Wrongs: A Large Language Model for Solving Assertion Failures in RTL Design
von: Zhou, Jie, et al.
Veröffentlicht: (2025)

SuperFlow: A Fully-Customized RTL-to-GDS Design Automation Flow for Adiabatic Quantum-Flux-Parametron Superconducting Circuits
von: Xie, Yanyue, et al.
Veröffentlicht: (2024)

Extend IVerilog to Support Batch RTL Fault Simulation
von: Tang, Jiaping, et al.
Veröffentlicht: (2025)

Rescaling-Aware Training for Efficient Deployment of Deep Learning Models on Full-Integer Hardware
von: Mueller, Lion, et al.
Veröffentlicht: (2025)

SmaRTLy: RTL Optimization with Logic Inferencing and Structural Rebuilding
von: Li, Chengxi, et al.
Veröffentlicht: (2025)

ROVER: RTL Optimization via Verified E-Graph Rewriting
von: Coward, Samuel, et al.
Veröffentlicht: (2024)

UVLLM: An Automated Universal RTL Verification Framework using LLMs
von: Hu, Yuchen, et al.
Veröffentlicht: (2024)

Secure Software/Hardware Hybrid In-Field Testing for System-on-Chip
von: Mulhem, Saleh, et al.
Veröffentlicht: (2024)

Hardware-Aware DNN Compression for Homogeneous Edge Devices
von: Zhang, Kunlong, et al.
Veröffentlicht: (2025)

SeDA: Secure and Efficient DNN Accelerators with Hardware/Software Synergy
von: Xuan, Wei, et al.
Veröffentlicht: (2025)