Buchumschlag

CiMNet: Towards Joint Optimization for DNN Architecture and Configuration for Compute-In-Memory Hardware

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Kundu, Souvik, Sarah, Anthony, Joshi, Vinay, Omer, Om J, Subramoney, Sreenivas
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Hardware Architecture Artificial Intelligence
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

iMIV: in-Memory Integrity Verification for NVM
von: Jain, Rajat, et al.
Veröffentlicht: (2024)

A Configurable and Efficient Memory Hierarchy for Neural Network Hardware Accelerator
von: Bause, Oliver, et al.
Veröffentlicht: (2024)

In-Memory Computing Architecture for Efficient Hardware Security
von: Ajmi, Hala, et al.
Veröffentlicht: (2024)

Accelerating LLM Inference with Flexible N:M Sparsity via A Fully Digital Compute-in-Memory Accelerator
von: Ramachandran, Akshat, et al.
Veröffentlicht: (2025)

CiMLoop: A Flexible, Accurate, and Fast Compute-In-Memory Modeling Tool
von: Andrulis, Tanner, et al.
Veröffentlicht: (2024)

SafeCiM: Investigating Resilience of Hybrid Floating-Point Compute-in-Memory Deep Learning Accelerators
von: Bhattacharya, Swastik, et al.
Veröffentlicht: (2025)

Using the Abstract Computer Architecture Description Language to Model AI Hardware Accelerators
von: Müller, Mika Markus, et al.
Veröffentlicht: (2024)

Towards Efficient Neuro-Symbolic AI: From Workload Characterization to Hardware Architecture
von: Wan, Zishen, et al.
Veröffentlicht: (2024)

Towards Efficient IMC Accelerator Design Through Joint Hardware-Workload Co-optimization
von: Krestinskaya, Olga, et al.
Veröffentlicht: (2024)

CQ-CiM: Hardware-Aware Embedding Shaping for Robust CiM-Based Retrieval
von: Li, Xinzhao, et al.
Veröffentlicht: (2026)

CiMBA: Accelerating Genome Sequencing through On-Device Basecalling via Compute-in-Memory
von: Simon, William Andrew, et al.
Veröffentlicht: (2025)

SiTe CiM: Signed Ternary Computing-in-Memory for Ultra-Low Precision Deep Neural Networks
von: Thakuria, Niharika, et al.
Veröffentlicht: (2024)

DORA: Dataflow-Instruction Orchestration Architecture for DNN Acceleration
von: Chen, Xingzhen, et al.
Veröffentlicht: (2026)

Joint Hardware-Workload Co-Optimization for In-Memory Computing Accelerators
von: Krestinskaya, Olga, et al.
Veröffentlicht: (2026)

Hardware-Aware DNN Compression for Homogeneous Edge Devices
von: Zhang, Kunlong, et al.
Veröffentlicht: (2025)

MARCA: Mamba Accelerator with ReConfigurable Architecture
von: Li, Jinhao, et al.
Veröffentlicht: (2024)

NeFT: Negative Feedback Training to Improve Robustness of Compute-In-Memory DNN Accelerators
von: Qin, Yifan, et al.
Veröffentlicht: (2023)

Carbon-Efficient 3D DNN Acceleration: Optimizing Performance and Sustainability
von: Panteleaki, Aikaterini Maria, et al.
Veröffentlicht: (2025)

MicroScopiQ: Accelerating Foundational Models through Outlier-Aware Microscaling Quantization
von: Ramachandran, Akshat, et al.
Veröffentlicht: (2024)

BitROM: Weight Reload-Free CiROM Architecture Towards Billion-Parameter 1.58-bit LLM Inference
von: Zhang, Wenlun, et al.
Veröffentlicht: (2025)

StoX-Net: Stochastic Processing of Partial Sums for Efficient In-Memory Computing DNN Accelerators
von: Rogers, Ethan G, et al.
Veröffentlicht: (2024)

FILCO: Flexible Composing Architecture with Real-Time Reconfigurability for DNN Acceleration
von: Chen, Xingzhen, et al.
Veröffentlicht: (2026)

Mirage: An RNS-Based Photonic Accelerator for DNN Training
von: Demirkiran, Cansu, et al.
Veröffentlicht: (2023)

SeDA: Secure and Efficient DNN Accelerators with Hardware/Software Synergy
von: Xuan, Wei, et al.
Veröffentlicht: (2025)

Strassen Multisystolic Array Hardware Architectures
von: Pogue, Trevor E., et al.
Veröffentlicht: (2025)

Configurable Multi-Port Memory Architecture for High-Speed Data Communication
von: Dhakad, Narendra Singh, et al.
Veröffentlicht: (2024)

METRO: A Software-Hardware Co-Design of Interconnections for Spatial DNN Accelerators
von: Wang, Zhao, et al.
Veröffentlicht: (2021)

MEMHD: Memory-Efficient Multi-Centroid Hyperdimensional Computing for Fully-Utilized In-Memory Computing Architectures
von: Kang, Do Yeong, et al.
Veröffentlicht: (2025)

Memory-Guided Unified Hardware Accelerator for Mixed-Precision Scientific Computing
von: Wang, Chuanzhen, et al.
Veröffentlicht: (2026)

Bitwise Systolic Array Architecture for Runtime-Reconfigurable Multi-precision Quantized Multiplication on Hardware Accelerators
von: Liu, Yuhao, et al.
Veröffentlicht: (2026)

Towards LLM-based Root Cause Analysis of Hardware Design Failures
von: Qiu, Siyu, et al.
Veröffentlicht: (2025)

PIMCOMP: An End-to-End DNN Compiler for Processing-In-Memory Accelerators
von: Sun, Xiaotian, et al.
Veröffentlicht: (2024)

Hardware-Software Co-Design for Accelerating Transformer Inference Leveraging Compute-in-Memory
von: Kim, Dong Eun, et al.
Veröffentlicht: (2025)

MAx-DNN: Multi-Level Arithmetic Approximation for Energy-Efficient DNN Hardware Accelerators
von: Leon, Vasileios, et al.
Veröffentlicht: (2025)

Multi-Objective Hardware-Mapping Co-Optimisation for Multi-DNN Workloads on Chiplet-based Accelerators
von: Das, Abhijit, et al.
Veröffentlicht: (2022)

Architectural Exploration of Application-Specific Resonant SRAM Compute-in-Memory (rCiM)
von: Challagundla, Dhandeep, et al.
Veröffentlicht: (2024)

Towards the Certification of Hybrid Architectures: Analysing Interference on Hardware Accelerators through PML
von: Lesage, Benjamin, et al.
Veröffentlicht: (2024)

ApproXAI: Energy-Efficient Hardware Acceleration of Explainable AI using Approximate Computing
von: Siddique, Ayesha, et al.
Veröffentlicht: (2025)

Taming Performance Variability caused by Client-Side Hardware Configuration
von: Antoniou, Georgia, et al.
Veröffentlicht: (2024)

YOCO: A Hybrid In-Memory Computing Architecture with 8-bit Sub-PetaOps/W In-Situ Multiply Arithmetic for Large-Scale AI
von: Xuan, Zihao, et al.
Veröffentlicht: (2023)