Buchumschlag

Less is More: Hop-Wise Graph Attention for Scalable and Generalizable Learning on Circuits

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Deng, Chenhui, Yue, Zichao, Yu, Cunxi, Sarar, Gokce, Carey, Ryan, Jain, Rajeev, Zhang, Zhiru
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Machine Learning Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

GauS: Differentiable Scheduling Optimization via Gaussian Reparameterization
von: Cai, Yaohui, et al.
Veröffentlicht: (2026)

Mapping Fusion: Improving FPGA Technology Mapping with ASIC Mapper
von: Yu, Cunxi
Veröffentlicht: (2025)

e-boost: Boosted E-Graph Extraction with Adaptive Heuristics and Exact Solving
von: Yin, Jiaqi, et al.
Veröffentlicht: (2025)

E-morphic: Scalable Equality Saturation for Structural Exploration in Logic Synthesis
von: Chen, Chen, et al.
Veröffentlicht: (2025)

DE-HNN: An effective neural model for Circuit Netlist representation
von: Luo, Zhishang, et al.
Veröffentlicht: (2024)

Differentiable Combinatorial Scheduling at Scale
von: Liu, Mingju, et al.
Veröffentlicht: (2024)

Autonomous Evolution of EDA Tools: Multi-Agent Self-Evolved ABC
von: Yu, Cunxi, et al.
Veröffentlicht: (2026)

BoolE: Exact Symbolic Reasoning via Boolean Equality Saturation
von: Yin, Jiaqi, et al.
Veröffentlicht: (2025)

DAG-aware Synthesis Orchestration
von: Li, Yingjie, et al.
Veröffentlicht: (2023)

MapTune: Advancing ASIC Technology Mapping via Reinforcement Learning Guided Library Tuning
von: Liu, Mingju, et al.
Veröffentlicht: (2024)

Revisit Choice Network for Synthesis and Technology Mapping
von: Chen, Chen, et al.
Veröffentlicht: (2025)

Marco: Configurable Graph-Based Task Solving and Multi-AI Agents Framework for Hardware Design
von: Ho, Chia-Tung, et al.
Veröffentlicht: (2025)

Switch-Less Dragonfly on Wafers: A Scalable Interconnection Architecture based on Wafer-Scale Integration
von: Feng, Yinxiao, et al.
Veröffentlicht: (2024)

E-Syn: E-Graph Rewriting with Technology-Aware Cost Functions for Logic Synthesis
von: Chen, Chen, et al.
Veröffentlicht: (2024)

BDD2Seq: Enabling Scalable Reversible-Circuit Synthesis via Graph-to-Sequence Learning
von: Miao, Mingkai, et al.
Veröffentlicht: (2025)

CircuitVAE: Efficient and Scalable Latent Circuit Optimization
von: Song, Jialin, et al.
Veröffentlicht: (2024)

CircuitFusion: Multimodal Circuit Representation Learning for Agile Chip Design
von: Fang, Wenji, et al.
Veröffentlicht: (2025)

ARCS: Autoregressive Circuit Synthesis with Topology-Aware Graph Attention and Spec Conditioning
von: Pathak, Tushar Dhananjay
Veröffentlicht: (2026)

BoolGebra: Attributed Graph-learning for Boolean Algebraic Manipulation
von: Li, Yingjie, et al.
Veröffentlicht: (2024)

The Survey of Chiplet-based Integrated Architecture: An EDA perspective
von: Chen, Shixin, et al.
Veröffentlicht: (2024)

ChipAlign: Instruction Alignment in Large Language Models for Chip Design via Geodesic Interpolation
von: Deng, Chenhui, et al.
Veröffentlicht: (2024)

RNM-TD3: N:M Semi-structured Sparse Reinforcement Learning From Scratch
von: Vrce, Isam, et al.
Veröffentlicht: (2026)

HEC: Equivalence Verification Checking for Code Transformation via Equality Saturation
von: Yin, Jiaqi, et al.
Veröffentlicht: (2025)

MASQ: Accelerating Masked Diffusion via Stage-Wise Multi-Precision Quantization
von: Kim, Seeyeon, et al.
Veröffentlicht: (2026)

HCiM: ADC-Less Hybrid Analog-Digital Compute in Memory Accelerator for Deep Learning Workloads
von: Negi, Shubham, et al.
Veröffentlicht: (2024)

EEspice: A Modular Circuit Simulation Platform with Parallel Device Model Evaluation via Graph Coloring
von: Bao, Xuanhao, et al.
Veröffentlicht: (2026)

Hecaton: Training Large Language Models with Scalable Chiplet Systems
von: Huang, Zongle, et al.
Veröffentlicht: (2024)

Circuit Diagram Retrieval Based on Hierarchical Circuit Graph Representation
von: Gao, Ming, et al.
Veröffentlicht: (2025)

SRAM-PG: Power Delivery Network Benchmarks from SRAM Circuits
von: Shen, Shan, et al.
Veröffentlicht: (2024)

LEAP: LLM Inference on Scalable PIM-NoC Architecture with Balanced Dataflow and Fine-Grained Parallelism
von: Wang, Yimin, et al.
Veröffentlicht: (2025)

CPPL: A Circuit Prompt Programming Language
von: Yin, Shuo, et al.
Veröffentlicht: (2026)

GCC: A 3DGS Inference Architecture with Gaussian-Wise and Cross-Stage Conditional Processing
von: Pei, Minnan, et al.
Veröffentlicht: (2025)

GraCo -- A Graph Composer for Integrated Circuits
von: Uhlich, Stefan, et al.
Veröffentlicht: (2024)

FADiff: Fusion-Aware Differentiable Optimization for DNN Scheduling on Tensor Accelerators
von: Jia, Shuao, et al.
Veröffentlicht: (2025)

Human-AI Interaction: Evaluating LLM Reasoning on Digital Logic Circuit included Graph Problems, in terms of creativity in design and analysis
von: Thota, Yogeswar Reddy, et al.
Veröffentlicht: (2026)

FuncGNN: Learning Functional Semantics of Logic Circuits with Graph Neural Networks
von: Zhao, Qiyun
Veröffentlicht: (2025)

Differentiable Initialization-Accelerated CPU-GPU Hybrid Combinatorial Scheduling
von: Liu, Mingju, et al.
Veröffentlicht: (2026)

ScaleRTL: Scaling LLMs with Reasoning Data and Test-Time Compute for Accurate RTL Code Generation
von: Deng, Chenhui, et al.
Veröffentlicht: (2025)

Characterizing and Optimizing Realistic Workloads on a Commercial Compute-in-SRAM Device
von: Zhang, Niansong, et al.
Veröffentlicht: (2025)

RoSE-Opt: Robust and Efficient Analog Circuit Parameter Optimization with Knowledge-infused Reinforcement Learning
von: Cao, Weidong, et al.
Veröffentlicht: (2024)