Buchumschlag

From English to ASIC: Hardware Implementation with Large Language Model

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Goh, Emil, Xiang, Maoyang, Wey, I-Chyn, Teo, T. Hui
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Hardware Architecture Artificial Intelligence Computation and Language
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

Digital ASIC Design with Ongoing LLMs: Strategies and Prospects
von: Xiang, Maoyang, et al.
Veröffentlicht: (2024)

SF-MMCN: Low-Power Sever Flow Multi-Mode Diffusion Model Accelerator
von: Hsu, Huan-Ke, et al.
Veröffentlicht: (2024)

Hardware Phi-1.5B: A Large Language Model Encodes Hardware Domain Specific Knowledge
von: Fu, Weimin, et al.
Veröffentlicht: (2024)

HADES: Hardware Accelerated Decoding for Efficient Speculation in Large Language Models
von: Yang, Ze, et al.
Veröffentlicht: (2024)

EDA Corpus: A Large Language Model Dataset for Enhanced Interaction with OpenROAD
von: Wu, Bing-Yue, et al.
Veröffentlicht: (2024)

DocEDA: Automated Extraction and Design of Analog Circuits from Documents with Large Language Model
von: Chen, Hong Cai, et al.
Veröffentlicht: (2024)

LLM-FSM: Scaling Large Language Models for Finite-State Reasoning in RTL Code Generation
von: Wu, Yuheng, et al.
Veröffentlicht: (2026)

ASIC-Agent: An Autonomous Multi-Agent System for ASIC Design with Benchmark Evaluation
von: Allam, Ahmed, et al.
Veröffentlicht: (2025)

Understanding the Potential of FPGA-Based Spatial Acceleration for Large Language Model Inference
von: Chen, Hongzheng, et al.
Veröffentlicht: (2023)

Customizing a Large Language Model for VHDL Design of High-Performance Microprocessors
von: Dupuis, Nicolas, et al.
Veröffentlicht: (2025)

Revisiting VerilogEval: A Year of Improvements in Large-Language Models for Hardware Code Generation
von: Pinckney, Nathaniel, et al.
Veröffentlicht: (2024)

LLM4SecHW: Leveraging Domain Specific Large Language Model for Hardware Debugging
von: Fu, Weimin, et al.
Veröffentlicht: (2024)

Evaluating LLMs for Hardware Design and Test
von: Blocklove, Jason, et al.
Veröffentlicht: (2024)

InCoder-32B-Thinking: Industrial Code World Model for Thinking
von: Yang, Jian, et al.
Veröffentlicht: (2026)

NLS: Natural-Level Synthesis for Hardware Implementation Through GenAI
von: Yang, Kaiyuan, et al.
Veröffentlicht: (2025)

On-Device Qwen2.5: Efficient LLM Inference with Model Compression and Hardware Acceleration
von: Xiang, Maoyang, et al.
Veröffentlicht: (2025)

MapTune: Advancing ASIC Technology Mapping via Reinforcement Learning Guided Library Tuning
von: Liu, Mingju, et al.
Veröffentlicht: (2024)

FVEval: Understanding Language Model Capabilities in Formal Verification of Digital Hardware
von: Kang, Minwoo, et al.
Veröffentlicht: (2024)

QiMeng-CodeV-SVA: Training Specialized LLMs for Hardware Assertion Generation via RTL-Grounded Bidirectional Data Synthesis
von: Wu, Yutong, et al.
Veröffentlicht: (2026)

A Fully Hardware Implemented Accelerator Design in ReRAM Analog Computing without ADCs
von: Dang, Peng, et al.
Veröffentlicht: (2024)

Hardware-Efficient FPGA Implementation of Sigmoid Function Using Mixed-Radix Hyperbolic Rotation CORDIC
von: Panchal, Chintan, et al.
Veröffentlicht: (2026)

Using the Abstract Computer Architecture Description Language to Model AI Hardware Accelerators
von: Müller, Mika Markus, et al.
Veröffentlicht: (2024)

HaLoRA: Hardware-aware Low-Rank Adaptation for Large Language Models Based on Hybrid Compute-in-Memory Architecture
von: Wu, Taiqiang, et al.
Veröffentlicht: (2025)

Chain-of-Descriptions: Improving Code LLMs for VHDL Code Generation and Summarization
von: Vijayaraghavan, Prashanth, et al.
Veröffentlicht: (2025)

ProtocolLLM: RTL Benchmark for SystemVerilog Generation of Communication Protocols
von: Sheth, Arnav, et al.
Veröffentlicht: (2025)

LLM Inference Acceleration via Efficient Operation Fusion
von: Salmani, Mahsa, et al.
Veröffentlicht: (2025)

FloorPlan-DeepSeek (FPDS): A multimodal approach to floorplan generation using vector-based next room prediction
von: Yin, Jun, et al.
Veröffentlicht: (2025)

White-Box Reasoning: Synergizing LLM Strategy and gm/Id Data for Automated Analog Circuit Design
von: Chen, Jianqiu, et al.
Veröffentlicht: (2025)

Challenges and Research Directions for Large Language Model Inference Hardware
von: Ma, Xiaoyu, et al.
Veröffentlicht: (2026)

Karatsuba Matrix Multiplication and its Efficient Custom Hardware Implementations
von: Pogue, Trevor E., et al.
Veröffentlicht: (2025)

Chameleon: a Heterogeneous and Disaggregated Accelerator System for Retrieval-Augmented Language Models
von: Jiang, Wenqi, et al.
Veröffentlicht: (2023)

EdgeCIM: A Hardware-Software Co-Design for CIM-Based Acceleration of Small Language Models
von: Bazzi, Jinane, et al.
Veröffentlicht: (2026)

Towards Efficient Neuro-Symbolic AI: From Workload Characterization to Hardware Architecture
von: Wan, Zishen, et al.
Veröffentlicht: (2024)

TrIM, Triangular Input Movement Systolic Array for Convolutional Neural Networks: Architecture and Hardware Implementation
von: Sestito, Cristian, et al.
Veröffentlicht: (2024)

Life-Cycle Emissions of AI Hardware: A Cradle-To-Grave Approach and Generational Trends
von: Schneider, Ian, et al.
Veröffentlicht: (2025)

LLM4EDA: Emerging Progress in Large Language Models for Electronic Design Automation
von: Zhong, Ruizhe, et al.
Veröffentlicht: (2023)

Leveraging ASIC AI Chips for Homomorphic Encryption
von: Tong, Jianming, et al.
Veröffentlicht: (2025)

Large Language Model for Verilog Code Generation: Literature Review and the Road Ahead
von: Yang, Guang, et al.
Veröffentlicht: (2025)

Lorecast: Layout-Aware Performance and Power Forecasting from Natural Language
von: Wang, Runzhi, et al.
Veröffentlicht: (2025)

Hey AI, Generate Me a Hardware Code! Agentic AI-based Hardware Design & Verification
von: Gadde, Deepak Narayan, et al.
Veröffentlicht: (2025)