HDLdebugger: Streamlining HDL debugging with Large Language Models
Fuente:
arXiv
Gespeichert in:
| Hauptverfasser: | Yao, Xufeng, Li, Haoyang, Chan, Tsz Ho, Xiao, Wenyi, Yuan, Mingxuan, Huang, Yu, Chen, Lei, Yu, Bei |
|---|---|
| Format: | Preprint |
| Veröffentlicht: |
2024
|
| Schlagworte: | |
| Online-Zugang: | |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Ähnliche Einträge
RTLRewriter: Methodologies for Large Models aided RTL Code Optimization
von: Yao, Xufeng, et al.
Veröffentlicht: (2024)
von: Yao, Xufeng, et al.
Veröffentlicht: (2024)
A Novel HDL Code Generator for Effectively Testing FPGA Logic Synthesis Compilers
von: Xu, Zhihao, et al.
Veröffentlicht: (2024)
von: Xu, Zhihao, et al.
Veröffentlicht: (2024)
C2HLSC: Leveraging Large Language Models to Bridge the Software-to-Hardware Design Gap
von: Collini, Luca, et al.
Veröffentlicht: (2024)
von: Collini, Luca, et al.
Veröffentlicht: (2024)
FLAG: Formal and LLM-assisted SVA Generation for Formal Specifications of On-Chip Communication Protocols
von: Shih, Yu-An, et al.
Veröffentlicht: (2025)
von: Shih, Yu-An, et al.
Veröffentlicht: (2025)
FormalRTL: Verified RTL Synthesis at Scale
von: Li, Kezhi, et al.
Veröffentlicht: (2026)
von: Li, Kezhi, et al.
Veröffentlicht: (2026)
ITHICA: Intra-Thread Instruction Checking Approach for Defect-Induced Silent Data Corruptions
von: Vavelidou, Ioanna, et al.
Veröffentlicht: (2026)
von: Vavelidou, Ioanna, et al.
Veröffentlicht: (2026)
Using LLMs to Facilitate Formal Verification of RTL
von: Orenes-Vera, Marcelo, et al.
Veröffentlicht: (2023)
von: Orenes-Vera, Marcelo, et al.
Veröffentlicht: (2023)
Offloading Data Center Tax
von: Revankar, Akshay, et al.
Veröffentlicht: (2025)
von: Revankar, Akshay, et al.
Veröffentlicht: (2025)
EquivFusion: Unifying Hardware Equivalence Checking from Algorithms to Netlists via MLIR
von: Zhu, Jiaying, et al.
Veröffentlicht: (2026)
von: Zhu, Jiaying, et al.
Veröffentlicht: (2026)
UVMarvel: an Automated LLM-aided UVM Machine for Subsystem-level RTL Verification
von: Ye, Junhao, et al.
Veröffentlicht: (2026)
von: Ye, Junhao, et al.
Veröffentlicht: (2026)
MEIC: Re-thinking RTL Debug Automation using LLMs
von: Xu, Ke, et al.
Veröffentlicht: (2024)
von: Xu, Ke, et al.
Veröffentlicht: (2024)
AutoINV: Automated Invariant Generation Framework for Formal Verification on High-Level Synthesis Designs
von: Zhou, Xiaofeng, et al.
Veröffentlicht: (2026)
von: Zhou, Xiaofeng, et al.
Veröffentlicht: (2026)
Quantifying Uncertainty in FMEDA Safety Metrics: An Error Propagation Approach for Enhanced ASIC Verification
von: Armato, Antonino, et al.
Veröffentlicht: (2026)
von: Armato, Antonino, et al.
Veröffentlicht: (2026)
A Vertically Integrated Framework for Templatized Chip Design
von: Kim, Jeongeun, et al.
Veröffentlicht: (2025)
von: Kim, Jeongeun, et al.
Veröffentlicht: (2025)
Structural Mutation Based Differential Testing for FPGA Logic Synthesis Compilers
von: Xu, Zhihao, et al.
Veröffentlicht: (2025)
von: Xu, Zhihao, et al.
Veröffentlicht: (2025)
Scalable Software Testing in Fast Virtual Platforms: Leveraging SystemC, QEMU and Containerization
von: Jünger, Lukas, et al.
Veröffentlicht: (2025)
von: Jünger, Lukas, et al.
Veröffentlicht: (2025)
LeGend: A Data-Driven Framework for Lemma Generation in Hardware Model Checking
von: Miao, Mingkai, et al.
Veröffentlicht: (2026)
von: Miao, Mingkai, et al.
Veröffentlicht: (2026)
Selective Parallel Loading of Large-Scale Compressed Graphs with ParaGrapher
von: Esfahani, Mohsen Koohi, et al.
Veröffentlicht: (2024)
von: Esfahani, Mohsen Koohi, et al.
Veröffentlicht: (2024)
FVRuleLearner: Operator-Level Reasoning Tree (OP-Tree)-Based Rules Learning for Formal Verification
von: Wan, Lily Jiaxin, et al.
Veröffentlicht: (2026)
von: Wan, Lily Jiaxin, et al.
Veröffentlicht: (2026)
VFocus: Better Verilog Generation from Large Language Model via Focused Reasoning
von: Zhao, Zhuorui, et al.
Veröffentlicht: (2025)
von: Zhao, Zhuorui, et al.
Veröffentlicht: (2025)
AnalogXpert: Automating Analog Topology Synthesis by Incorporating Circuit Design Expertise into Large Language Models
von: Zhang, Haoyi, et al.
Veröffentlicht: (2024)
von: Zhang, Haoyi, et al.
Veröffentlicht: (2024)
Is Agentic AI Ready for Real-World Hardware Engineering? A Deep Dive with Phoenix-bench
von: Zou, Qingyun, et al.
Veröffentlicht: (2026)
von: Zou, Qingyun, et al.
Veröffentlicht: (2026)
GreenMalloc: Allocator Optimisation for Industrial Workloads
von: Dakhama, Aidan, et al.
Veröffentlicht: (2025)
von: Dakhama, Aidan, et al.
Veröffentlicht: (2025)
Bridging the Gap: Physical PCI Device Integration Into SystemC-TLM Virtual Platforms
von: Bosbach, Nils, et al.
Veröffentlicht: (2025)
von: Bosbach, Nils, et al.
Veröffentlicht: (2025)
A High-level Synthesis Toolchain for the Julia Language
von: Short, Benedict, et al.
Veröffentlicht: (2025)
von: Short, Benedict, et al.
Veröffentlicht: (2025)
The Argument for Meta-Modeling-Based Approaches to Hardware Generation Languages
von: Schreiner, Johannes, et al.
Veröffentlicht: (2024)
von: Schreiner, Johannes, et al.
Veröffentlicht: (2024)
RTLSquad: Multi-Agent Based Interpretable RTL Design
von: Wang, Bowei, et al.
Veröffentlicht: (2025)
von: Wang, Bowei, et al.
Veröffentlicht: (2025)
ChiseLLM: Unleashing the Power of Reasoning LLMs for Chisel Agile Hardware Development
von: Wang, Bowei, et al.
Veröffentlicht: (2025)
von: Wang, Bowei, et al.
Veröffentlicht: (2025)
IncreRTL: Traceability-Guided Incremental RTL Generation under Requirement Evolution
von: Chen, Luanrong, et al.
Veröffentlicht: (2026)
von: Chen, Luanrong, et al.
Veröffentlicht: (2026)
Exploring Code Language Models for Automated HLS-based Hardware Generation: Benchmark, Infrastructure and Analysis
von: Gai, Jiahao, et al.
Veröffentlicht: (2025)
von: Gai, Jiahao, et al.
Veröffentlicht: (2025)
VeriDebug: A Unified LLM for Verilog Debugging via Contrastive Embedding and Guided Correction
von: Wang, Ning, et al.
Veröffentlicht: (2025)
von: Wang, Ning, et al.
Veröffentlicht: (2025)
KernelCraft: Benchmarking for Agentic Close-to-Metal Kernel Generation on Emerging Hardware
von: Nie, Jiayi, et al.
Veröffentlicht: (2026)
von: Nie, Jiayi, et al.
Veröffentlicht: (2026)
NoX: a Compact Open-Source RISC-V Processor for Multi-Processor Systems-on-Chip
von: Silva, Anderson I., et al.
Veröffentlicht: (2024)
von: Silva, Anderson I., et al.
Veröffentlicht: (2024)
On the Thermal Vulnerability of 3D-Stacked High-Bandwidth Memory Architectures
von: Elahi, Mehdi, et al.
Veröffentlicht: (2025)
von: Elahi, Mehdi, et al.
Veröffentlicht: (2025)
Stochastic Nonlinear Dynamical Modelling of SRAM Bitcells in Retention Mode
von: Van Brandt, Léopold, et al.
Veröffentlicht: (2024)
von: Van Brandt, Léopold, et al.
Veröffentlicht: (2024)
DRCY: Agentic Hardware Design Reviews
von: Dumont, Kyle, et al.
Veröffentlicht: (2026)
von: Dumont, Kyle, et al.
Veröffentlicht: (2026)
Veri-Sure: A Contract-Aware Multi-Agent Framework with Temporal Tracing and Formal Verification for Correct RTL Code Generation
von: Liu, Jiale, et al.
Veröffentlicht: (2026)
von: Liu, Jiale, et al.
Veröffentlicht: (2026)
HW/SW Co-design of a PCM/PWM converter: a System Level Approach based in the SpecC Methodology
von: Petrini, Daniel G. P., et al.
Veröffentlicht: (2025)
von: Petrini, Daniel G. P., et al.
Veröffentlicht: (2025)
DUET: Agentic Design Understanding via Experimentation and Testing
von: Smith, Gus Henry, et al.
Veröffentlicht: (2025)
von: Smith, Gus Henry, et al.
Veröffentlicht: (2025)
SEPE-SQED: Symbolic Quick Error Detection by Semantically Equivalent Program Execution
von: Li, Yufeng, et al.
Veröffentlicht: (2024)
von: Li, Yufeng, et al.
Veröffentlicht: (2024)
Ähnliche Einträge
-
RTLRewriter: Methodologies for Large Models aided RTL Code Optimization
von: Yao, Xufeng, et al.
Veröffentlicht: (2024) -
A Novel HDL Code Generator for Effectively Testing FPGA Logic Synthesis Compilers
von: Xu, Zhihao, et al.
Veröffentlicht: (2024) -
C2HLSC: Leveraging Large Language Models to Bridge the Software-to-Hardware Design Gap
von: Collini, Luca, et al.
Veröffentlicht: (2024) -
FLAG: Formal and LLM-assisted SVA Generation for Formal Specifications of On-Chip Communication Protocols
von: Shih, Yu-An, et al.
Veröffentlicht: (2025) -
FormalRTL: Verified RTL Synthesis at Scale
von: Li, Kezhi, et al.
Veröffentlicht: (2026)