Buchumschlag

A Two Level Neural Approach Combining Off-Chip Prediction with Adaptive Prefetch Filtering

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Jamet, Alexandre Valentin, Vavouliotis, Georgios, Jiménez, Daniel A., Alvarez, Lluc, Casas, Marc
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Hardware Architecture Artificial Intelligence
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

Enhancing Instruction Prefetching via Cache and TLB Management
von: Jamet, Alexandre Valentin, et al.
Veröffentlicht: (2026)

Characterizing the impact of last-level cache replacement policies on big-data workloads
von: Jamet, Alexandre Valentin, et al.
Veröffentlicht: (2023)

Pickle Prefetcher: Programmable and Scalable Last-Level Cache Prefetcher
von: Nguyen, Hoa, et al.
Veröffentlicht: (2025)

Triangel: A High-Performance, Accurate, Timely On-Chip Temporal Prefetcher
von: Ainsworth, Sam, et al.
Veröffentlicht: (2024)

Agile TLB Prefetching and Prediction Replacement Policy
von: Mersha, Melkamu, et al.
Veröffentlicht: (2024)

SPPAM: Signature Pattern Prediction and Access-Map Prefetcher
von: Merrell, Maccoy, et al.
Veröffentlicht: (2026)

Integrating Prefetcher Selection with Dynamic Request Allocation Improves Prefetching Efficiency
von: Li, Mengming, et al.
Veröffentlicht: (2025)

Profile-Guided Temporal Prefetching
von: Li, Mengming, et al.
Veröffentlicht: (2025)

Athena: Synergizing Data Prefetching and Off-Chip Prediction via Online Reinforcement Learning
von: Bera, Rahul, et al.
Veröffentlicht: (2026)

A Case for Kolmogorov-Arnold Networks in Prefetching: Towards Low-Latency, Generalizable ML-Based Prefetchers
von: Kulkarni, Dhruv, et al.
Veröffentlicht: (2025)

ORAP: Optimized Row Access Prefetching for Rowhammer-mitigated Memory
von: Merrell, Maccoy, et al.
Veröffentlicht: (2026)

Exploring DRAM Cache Prefetching for Pooled Memory
von: Tirumalasetty, Chandrahas, et al.
Veröffentlicht: (2024)

VeriHGN: Heterogeneous Graph-Based Congestion Prediction for Chip Layout Verification
von: Hu, Runbang, et al.
Veröffentlicht: (2026)

A Joint Learning Approach to Hardware Caching and Prefetching
von: Yuan, Samuel, et al.
Veröffentlicht: (2025)

ICP: Exploiting Instruction Correlation for Prefetching Irregular Memory Accesses
von: Li, Mengming, et al.
Veröffentlicht: (2026)

ChipAlign: Instruction Alignment in Large Language Models for Chip Design via Geodesic Interpolation
von: Deng, Chenhui, et al.
Veröffentlicht: (2024)

Distributed Inference with Minimal Off-Chip Traffic for Transformers on Low-Power MCUs
von: Bochem, Severin, et al.
Veröffentlicht: (2024)

ChipBench: A Next-Step Benchmark for Evaluating LLM Performance in AI-Aided Chip Design
von: Yu, Zhongkai, et al.
Veröffentlicht: (2026)

TTP: A Hardware-Efficient Design for Precise Prefetching in Ray Tracing
von: Tozlu, Yavuz Selim, et al.
Veröffentlicht: (2026)

CXL Topology-Aware and Expander-Driven Prefetching: Unlocking SSD Performance
von: Oh, Dongsuk, et al.
Veröffentlicht: (2025)

Rainbow: A Composable Coherence Protocol for Multi-Chip Servers
von: Menezo, Lucia G., et al.
Veröffentlicht: (2020)

Latency optimized Deep Neural Networks (DNNs): An Artificial Intelligence approach at the Edge using Multiprocessor System on Chip (MPSoC)
von: Omidsajedi, Seyed Nima, et al.
Veröffentlicht: (2024)

Gaze into the Pattern: Characterizing Spatial Patterns with Internal Temporal Correlations for Hardware Prefetching
von: Chen, Zixiao, et al.
Veröffentlicht: (2024)

PREFENDER: A Prefetching Defender against Cache Side Channel Attacks as A Pretender
von: Li, Luyi, et al.
Veröffentlicht: (2023)

M$^2$-ViT: Accelerating Hybrid Vision Transformers with Two-Level Mixed Quantization
von: Liang, Yanbiao, et al.
Veröffentlicht: (2024)

Generalized Ping-Pong: Off-Chip Memory Bandwidth Centric Pipelining Strategy for Processing-In-Memory Accelerators
von: Wang, Ruibao, et al.
Veröffentlicht: (2024)

Exploring the Potential of Wireless-enabled Multi-Chip AI Accelerators
von: Irabor, Emmanuel, et al.
Veröffentlicht: (2025)

On-Chip Hardware-Aware Quantization for Mixed Precision Neural Networks
von: Huang, Wei, et al.
Veröffentlicht: (2023)

Benchmarking End-To-End Performance of AI-Based Chip Placement Algorithms
von: Wang, Zhihai, et al.
Veröffentlicht: (2024)

A CMOS Probabilistic Computing Chip With In-situ hardware Aware Learning
von: Jhonsa, Jinesh, et al.
Veröffentlicht: (2025)

WaSP: Warp Scheduling to Mimic Prefetching in Graphics Workloads
von: Joseph, Diya, et al.
Veröffentlicht: (2024)

DEER: Deep Runahead for Instruction Prefetching on Modern Mobile Workloads
von: Vahdatniya, Parmida, et al.
Veröffentlicht: (2025)

ChipMind: Retrieval-Augmented Reasoning for Long-Context Circuit Design Specifications
von: Xing, Changwen, et al.
Veröffentlicht: (2025)

Non-Overlapping Placement of Macro Cells based on Reinforcement Learning in Chip Design
von: Yu, Tao, et al.
Veröffentlicht: (2024)

LinkBo: An Adaptive Single-Wire, Low-Latency, and Fault-Tolerant Communications Interface for Variable-Distance Chip-to-Chip Systems
von: Ye, Bochen, et al.
Veröffentlicht: (2025)

Rome was Not Built in a Single Step: Hierarchical Prompting for LLM-based Chip Design
von: Nakkab, Andre, et al.
Veröffentlicht: (2024)

Sparsity-Aware Hardware-Software Co-Design of Spiking Neural Networks: An Overview
von: Aliyev, Ilkin, et al.
Veröffentlicht: (2024)

VeriLoC: Line-of-Code Level Prediction of Hardware Design Quality from Verilog Code
von: Hemadri, Raghu Vamshi, et al.
Veröffentlicht: (2025)

Adaptive Robotic Arm Control with a Spiking Recurrent Neural Network on a Digital Accelerator
von: Linares-Barranco, Alejandro, et al.
Veröffentlicht: (2024)

SLOFetch: Compressed-Hierarchical Instruction Prefetching for Cloud Microservices
von: Bao, Zerui, et al.
Veröffentlicht: (2025)