Analyzing the Single Event Upset Vulnerability of Binarized Neural Networks on SRAM FPGAs

Ähnliche Einträge

• Single-Event Upset Analysis of a Systolic Array based Deep Neural Network Accelerator
  von: Jonckers, Naïn, et al.
  Veröffentlicht: (2024)
• Using Formal Verification to Evaluate Single Event Upsets in a RISC-V Core
  von: Xue, Bing, et al.
  Veröffentlicht: (2024)
• Single Event Upsets characterization of 65 nm CMOS 6T and 8T SRAM cells for ground level environment
  von: Malagon, Daniel, et al.
  Veröffentlicht: (2024)
• SRAM-PG: Power Delivery Network Benchmarks from SRAM Circuits
  von: Shen, Shan, et al.
  Veröffentlicht: (2024)
• ONNX-to-Hardware Design Flow for Adaptive Neural-Network Inference on FPGAs
  von: Manca, Federico, et al.
  Veröffentlicht: (2024)