Buchumschlag

SEPE-SQED: Symbolic Quick Error Detection by Semantically Equivalent Program Execution

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Li, Yufeng, Yang, Qiusong, Ci, Yiwei, Tian, Enyuan
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Software Engineering Hardware Architecture Systems and Control
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

AssertCoder: LLM-Based Assertion Generation via Multimodal Specification Extraction
von: Tian, Enyuan, et al.
Veröffentlicht: (2025)

TIUP: Effective Processor Verification with Tautology-Induced Universal Properties
von: Li, Yufeng, et al.
Veröffentlicht: (2024)

A SysML-based language for evaluating the integrity of simulation and physical embodiments of Cyber-Physical systems
von: Dudek, Wojciech, et al.
Veröffentlicht: (2023)

EquivFusion: Unifying Hardware Equivalence Checking from Algorithms to Netlists via MLIR
von: Zhu, Jiaying, et al.
Veröffentlicht: (2026)

Quantifying Uncertainty in FMEDA Safety Metrics: An Error Propagation Approach for Enhanced ASIC Verification
von: Armato, Antonino, et al.
Veröffentlicht: (2026)

From Neural Sensing to Stimulation: An Interdisciplinary Roadmap for Neurotechnology
von: Serrano, Ruben Ruiz-Mateos, et al.
Veröffentlicht: (2025)

FormalRTL: Verified RTL Synthesis at Scale
von: Li, Kezhi, et al.
Veröffentlicht: (2026)

A Novel HDL Code Generator for Effectively Testing FPGA Logic Synthesis Compilers
von: Xu, Zhihao, et al.
Veröffentlicht: (2024)

Structural Mutation Based Differential Testing for FPGA Logic Synthesis Compilers
von: Xu, Zhihao, et al.
Veröffentlicht: (2025)

Using LLM such as ChatGPT for Designing and Implementing a RISC Processor: Execution,Challenges and Limitations
von: Hossain, Shadeeb, et al.
Veröffentlicht: (2024)

MEIC: Re-thinking RTL Debug Automation using LLMs
von: Xu, Ke, et al.
Veröffentlicht: (2024)

C2HLSC: Leveraging Large Language Models to Bridge the Software-to-Hardware Design Gap
von: Collini, Luca, et al.
Veröffentlicht: (2024)

FLAG: Formal and LLM-assisted SVA Generation for Formal Specifications of On-Chip Communication Protocols
von: Shih, Yu-An, et al.
Veröffentlicht: (2025)

ITHICA: Intra-Thread Instruction Checking Approach for Defect-Induced Silent Data Corruptions
von: Vavelidou, Ioanna, et al.
Veröffentlicht: (2026)

Using LLMs to Facilitate Formal Verification of RTL
von: Orenes-Vera, Marcelo, et al.
Veröffentlicht: (2023)

Offloading Data Center Tax
von: Revankar, Akshay, et al.
Veröffentlicht: (2025)

UVMarvel: an Automated LLM-aided UVM Machine for Subsystem-level RTL Verification
von: Ye, Junhao, et al.
Veröffentlicht: (2026)

AutoINV: Automated Invariant Generation Framework for Formal Verification on High-Level Synthesis Designs
von: Zhou, Xiaofeng, et al.
Veröffentlicht: (2026)

A Vertically Integrated Framework for Templatized Chip Design
von: Kim, Jeongeun, et al.
Veröffentlicht: (2025)

Scalable Software Testing in Fast Virtual Platforms: Leveraging SystemC, QEMU and Containerization
von: Jünger, Lukas, et al.
Veröffentlicht: (2025)

LeGend: A Data-Driven Framework for Lemma Generation in Hardware Model Checking
von: Miao, Mingkai, et al.
Veröffentlicht: (2026)

Cost-effective Deep Learning Infrastructure with NVIDIA GPU
von: Ghimire, Aatiz, et al.
Veröffentlicht: (2025)

UCAgent: An End-to-End Agent for Block-Level Functional Verification
von: Wang, Junyue, et al.
Veröffentlicht: (2026)

Proxics: an efficient programming model for far memory accelerators
von: Liu, Zikai, et al.
Veröffentlicht: (2026)

Selective Parallel Loading of Large-Scale Compressed Graphs with ParaGrapher
von: Esfahani, Mohsen Koohi, et al.
Veröffentlicht: (2024)

GreenMalloc: Allocator Optimisation for Industrial Workloads
von: Dakhama, Aidan, et al.
Veröffentlicht: (2025)

Bridging the Gap: Physical PCI Device Integration Into SystemC-TLM Virtual Platforms
von: Bosbach, Nils, et al.
Veröffentlicht: (2025)

VFocus: Better Verilog Generation from Large Language Model via Focused Reasoning
von: Zhao, Zhuorui, et al.
Veröffentlicht: (2025)

IncreRTL: Traceability-Guided Incremental RTL Generation under Requirement Evolution
von: Chen, Luanrong, et al.
Veröffentlicht: (2026)

The Cream Rises to the Top: Efficient Reranking Method for Verilog Code Generation
von: Yang, Guang, et al.
Veröffentlicht: (2025)

ChiseLLM: Unleashing the Power of Reasoning LLMs for Chisel Agile Hardware Development
von: Wang, Bowei, et al.
Veröffentlicht: (2025)

RTLRewriter: Methodologies for Large Models aided RTL Code Optimization
von: Yao, Xufeng, et al.
Veröffentlicht: (2024)

Testing Resource Isolation for System-on-Chip Architectures
von: Ledent, Philippe, et al.
Veröffentlicht: (2024)

A Semi-Formal Verification Methodology for Efficient Configuration Coverage of Highly Configurable Digital Designs
von: Kumar, Aman, et al.
Veröffentlicht: (2024)

An investigation of the Online Payment and Banking System Apps in Bangladesh
von: Mickey, Shahriar Hasan, et al.
Veröffentlicht: (2024)

AnalogXpert: Automating Analog Topology Synthesis by Incorporating Circuit Design Expertise into Large Language Models
von: Zhang, Haoyi, et al.
Veröffentlicht: (2024)

The Argument for Meta-Modeling-Based Approaches to Hardware Generation Languages
von: Schreiner, Johannes, et al.
Veröffentlicht: (2024)

Uncovering EDK2 Firmware Flaws: Insights from Code Audit Tools
von: Farahani, Mahsa, et al.
Veröffentlicht: (2024)

FuzzWiz -- Fuzzing Framework for Efficient Hardware Coverage
von: Gadde, Deepak Narayan, et al.
Veröffentlicht: (2024)

DRCY: Agentic Hardware Design Reviews
von: Dumont, Kyle, et al.
Veröffentlicht: (2026)