Buchumschlag

The Argument for Meta-Modeling-Based Approaches to Hardware Generation Languages

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Schreiner, Johannes, Gerl, Daniel, Kunzelmann, Robert, Sinha, Paritosh Kumar, Ecker, Wolfgang
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Software Engineering Hardware Architecture Programming Languages
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

Hardware.jl - An MLIR-based Julia HLS Flow (Work in Progress)
von: Short, Benedict, et al.
Veröffentlicht: (2025)

VFocus: Better Verilog Generation from Large Language Model via Focused Reasoning
von: Zhao, Zhuorui, et al.
Veröffentlicht: (2025)

A High-level Synthesis Toolchain for the Julia Language
von: Short, Benedict, et al.
Veröffentlicht: (2025)

Retrofitting Control Flow Graphs in LLVM IR for Auto Vectorization
von: Fang, Shihan, et al.
Veröffentlicht: (2025)

Understanding Accelerator Compilers via Performance Profiling
von: Yorihiro, Ayaka, et al.
Veröffentlicht: (2025)

Guaranteed Guess: A Language Modeling Approach for CISC-to-RISC Transpilation with Testing Guarantees
von: Heakl, Ahmed, et al.
Veröffentlicht: (2025)

Bench4HLS: End-to-End Evaluation of LLMs in High-Level Synthesis Code Generation
von: Khan, M Zafir Sadik, et al.
Veröffentlicht: (2026)

LeGend: A Data-Driven Framework for Lemma Generation in Hardware Model Checking
von: Miao, Mingkai, et al.
Veröffentlicht: (2026)

C2HLSC: Leveraging Large Language Models to Bridge the Software-to-Hardware Design Gap
von: Collini, Luca, et al.
Veröffentlicht: (2024)

Zero-Shot RTL Code Generation with Attention Sink Augmented Large Language Models
von: Sandal, Selim, et al.
Veröffentlicht: (2024)

LLM-aided explanations of EDA synthesis errors
von: Qiu, Siyu, et al.
Veröffentlicht: (2024)

AutoINV: Automated Invariant Generation Framework for Formal Verification on High-Level Synthesis Designs
von: Zhou, Xiaofeng, et al.
Veröffentlicht: (2026)

Exploring Code Language Models for Automated HLS-based Hardware Generation: Benchmark, Infrastructure and Analysis
von: Gai, Jiahao, et al.
Veröffentlicht: (2025)

EquivFusion: Unifying Hardware Equivalence Checking from Algorithms to Netlists via MLIR
von: Zhu, Jiaying, et al.
Veröffentlicht: (2026)

CoopetitiveV: Leveraging LLM-powered Coopetitive Multi-Agent Prompting for High-quality Verilog Generation
von: Mi, Zhendong, et al.
Veröffentlicht: (2024)

KernelCraft: Benchmarking for Agentic Close-to-Metal Kernel Generation on Emerging Hardware
von: Nie, Jiayi, et al.
Veröffentlicht: (2026)

FuzzWiz -- Fuzzing Framework for Efficient Hardware Coverage
von: Gadde, Deepak Narayan, et al.
Veröffentlicht: (2024)

ITHICA: Intra-Thread Instruction Checking Approach for Defect-Induced Silent Data Corruptions
von: Vavelidou, Ioanna, et al.
Veröffentlicht: (2026)

Quantifying Uncertainty in FMEDA Safety Metrics: An Error Propagation Approach for Enhanced ASIC Verification
von: Armato, Antonino, et al.
Veröffentlicht: (2026)

Customizing a Large Language Model for VHDL Design of High-Performance Microprocessors
von: Dupuis, Nicolas, et al.
Veröffentlicht: (2025)

DRCY: Agentic Hardware Design Reviews
von: Dumont, Kyle, et al.
Veröffentlicht: (2026)

Structural Mutation Based Differential Testing for FPGA Logic Synthesis Compilers
von: Xu, Zhihao, et al.
Veröffentlicht: (2025)

FLAG: Formal and LLM-assisted SVA Generation for Formal Specifications of On-Chip Communication Protocols
von: Shih, Yu-An, et al.
Veröffentlicht: (2025)

A Novel HDL Code Generator for Effectively Testing FPGA Logic Synthesis Compilers
von: Xu, Zhihao, et al.
Veröffentlicht: (2024)

ChiseLLM: Unleashing the Power of Reasoning LLMs for Chisel Agile Hardware Development
von: Wang, Bowei, et al.
Veröffentlicht: (2025)

Is Agentic AI Ready for Real-World Hardware Engineering? A Deep Dive with Phoenix-bench
von: Zou, Qingyun, et al.
Veröffentlicht: (2026)

Generation of Compiler Backends from Formal Models of Hardware
von: Smith, Gus Henry
Veröffentlicht: (2024)

A Survey: Collaborative Hardware and Software Design in the Era of Large Language Models
von: Guo, Cong, et al.
Veröffentlicht: (2024)

Using LLMs to Facilitate Formal Verification of RTL
von: Orenes-Vera, Marcelo, et al.
Veröffentlicht: (2023)

Offloading Data Center Tax
von: Revankar, Akshay, et al.
Veröffentlicht: (2025)

UVMarvel: an Automated LLM-aided UVM Machine for Subsystem-level RTL Verification
von: Ye, Junhao, et al.
Veröffentlicht: (2026)

MEIC: Re-thinking RTL Debug Automation using LLMs
von: Xu, Ke, et al.
Veröffentlicht: (2024)

FormalRTL: Verified RTL Synthesis at Scale
von: Li, Kezhi, et al.
Veröffentlicht: (2026)

A Vertically Integrated Framework for Templatized Chip Design
von: Kim, Jeongeun, et al.
Veröffentlicht: (2025)

Scalable Software Testing in Fast Virtual Platforms: Leveraging SystemC, QEMU and Containerization
von: Jünger, Lukas, et al.
Veröffentlicht: (2025)

VeriCoder: Enhancing LLM-Based RTL Code Generation through Functional Correctness Validation
von: Wei, Anjiang, et al.
Veröffentlicht: (2025)

HW/SW Co-design of a PCM/PWM converter: a System Level Approach based in the SpecC Methodology
von: Petrini, Daniel G. P., et al.
Veröffentlicht: (2025)

Beyond Random Inputs: A Novel ML-Based Hardware Fuzzing
von: Rostami, Mohamadreza, et al.
Veröffentlicht: (2024)

AnalogXpert: Automating Analog Topology Synthesis by Incorporating Circuit Design Expertise into Large Language Models
von: Zhang, Haoyi, et al.
Veröffentlicht: (2024)

A Semi-Formal Verification Methodology for Efficient Configuration Coverage of Highly Configurable Digital Designs
von: Kumar, Aman, et al.
Veröffentlicht: (2024)