Buchumschlag

Combining Power and Arithmetic Optimization via Datapath Rewriting

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Coward, Samuel, Drane, Theo, Morini, Emiliano, Constantinides, George
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

ROVER: RTL Optimization via Verified E-Graph Rewriting
von: Coward, Samuel, et al.
Veröffentlicht: (2024)

On the Systematic Creation of Faithfully Rounded Commutative Truncated Booth Multipliers
von: Drane, Theo, et al.
Veröffentlicht: (2024)

ReducedLUT: Table Decomposition with "Don't Care" Conditions
von: Cassidy, Oliver, et al.
Veröffentlicht: (2024)

Refining Datapath for Microscaling ViTs
von: Xiao, Can, et al.
Veröffentlicht: (2025)

Soft GPGPU versus IP cores: Quantifying and Reducing the Performance Gap
von: Langhammer, Martin, et al.
Veröffentlicht: (2024)

A Statically and Dynamically Scalable Soft GPGPU
von: Langhammer, Martin, et al.
Veröffentlicht: (2024)

Banked Memories for Soft SIMT Processors
von: Langhammer, Martin, et al.
Veröffentlicht: (2025)

Datapath Combinational Equivalence Checking With Hybrid Sweeping Engines and Parallelization
von: Chen, Zhihan, et al.
Veröffentlicht: (2024)

Designing Approximate Arithmetic Circuits with Combined Error Constraints
von: Češka, Milan, et al.
Veröffentlicht: (2022)

Workload-Aware Early-Stage Power Delivery Network Optimization via Architectural Power Traces
von: Hayes, Oran, et al.
Veröffentlicht: (2026)

NeuraLUT: Hiding Neural Network Density in Boolean Synthesizable Functions
von: Andronic, Marta, et al.
Veröffentlicht: (2024)

PolyLUT: Learning Piecewise Polynomials for Ultra-Low Latency FPGA LUT-based Inference
von: Andronic, Marta, et al.
Veröffentlicht: (2023)

FPGA Resource-aware Structured Pruning for Real-Time Neural Networks
von: Ramhorst, Benjamin, et al.
Veröffentlicht: (2023)

PolyLUT: Ultra-low Latency Polynomial Inference with Hardware-Aware Structured Pruning
von: Andronic, Marta, et al.
Veröffentlicht: (2025)

High-Performance Pipelined NTT Accelerators with Homogeneous Digit-Serial Modulo Arithmetic
von: Alexakis, George, et al.
Veröffentlicht: (2025)

A Dataflow Compiler for Efficient LLM Inference using Custom Microscaling Formats
von: Cheng, Jianyi, et al.
Veröffentlicht: (2023)

ATHEENA: A Toolflow for Hardware Early-Exit Network Automation
von: Biggs, Benjamin, et al.
Veröffentlicht: (2023)

Exploring FPGA designs for MX and beyond
von: Samson, Ebby, et al.
Veröffentlicht: (2024)

Precision-Scalable Microscaling Datapaths with Optimized Reduction Tree for Efficient NPU Integration
von: Cuyckens, Stef, et al.
Veröffentlicht: (2025)

AMPLE: Event-Driven Accelerator for Mixed-Precision Inference of Graph Neural Networks
von: Gimenes, Pedro, et al.
Veröffentlicht: (2025)

Modulo-$(2^{2n}+1)$ Arithmetic via Two Parallel n-bit Residue Channels
von: Jaberipur, Ghassem, et al.
Veröffentlicht: (2024)

TATAA: Programmable Mixed-Precision Transformer Acceleration with a Transformable Arithmetic Architecture
von: Wu, Jiajun, et al.
Veröffentlicht: (2024)

Increasing the Energy-Efficiency of Wearables Using Low-Precision Posit Arithmetic with PHEE
von: Mallasén, David, et al.
Veröffentlicht: (2025)

LLM-Powered Code Analysis and Optimization for Gaussian Splatting Kernels
von: Hu, Yi, et al.
Veröffentlicht: (2025)

Big-PERCIVAL: Exploring the Native Use of 64-Bit Posit Arithmetic in Scientific Computing
von: Mallasén, David, et al.
Veröffentlicht: (2023)

DSLR-CNN: Efficient CNN Acceleration using Digit-Serial Left-to-Right Arithmetic
von: Nisar, Malik Zohaib, et al.
Veröffentlicht: (2025)

Combining Fault Tolerance Techniques and COTS SoC Accelerators for Payload Processing in Space
von: Leon, Vasileios, et al.
Veröffentlicht: (2025)

AC-Refiner: Efficient Arithmetic Circuit Optimization Using Conditional Diffusion Models
von: Xue, Chenhao, et al.
Veröffentlicht: (2025)

A Low-Power Sparse Deep Learning Accelerator with Optimized Data Reuse
von: Hsu, Kai-Chieh, et al.
Veröffentlicht: (2025)

From Circuits to SoC Processors: Arithmetic Approximation Techniques & Embedded Computing Methodologies for DSP Acceleration
von: Leon, Vasileios
Veröffentlicht: (2023)

Optimizing Scalable Multi-Cluster Architectures for Next-Generation Wireless Sensing and Communication
von: Riedel, Samuel, et al.
Veröffentlicht: (2025)

TRAPTI: Time-Resolved Analysis for SRAM Banking and Power Gating Optimization in Embedded Transformer Inference
von: Klhufek, Jan, et al.
Veröffentlicht: (2026)

BitMoD: Bit-serial Mixture-of-Datatype LLM Acceleration
von: Chen, Yuzong, et al.
Veröffentlicht: (2024)

AutoPower: Automated Few-Shot Architecture-Level Power Modeling by Power Group Decoupling
von: Zhang, Qijun, et al.
Veröffentlicht: (2025)

FirePower: Towards a Foundation with Generalizable Knowledge for Architecture-Level Power Modeling
von: Zhang, Qijun, et al.
Veröffentlicht: (2024)

Soft Error Probability Estimation of Nano-scale Combinational Circuits
von: Jockar, Ali, et al.
Veröffentlicht: (2025)

EN-T: Optimizing Tensor Computing Engines Performance via Encoder-Based Methodology
von: Wu, Qizhe, et al.
Veröffentlicht: (2024)

ReadyPower: A Reliable, Interpretable, and Handy Architectural Power Model Based on Analytical Framework
von: Zhang, Qijun, et al.
Veröffentlicht: (2025)

E-Syn: E-Graph Rewriting with Technology-Aware Cost Functions for Logic Synthesis
von: Chen, Chen, et al.
Veröffentlicht: (2024)

Attacking AI Accelerators by Leveraging Arithmetic Properties of Addition
von: Heidary, Masoud, et al.
Veröffentlicht: (2026)