Buchumschlag

A Configurable and Efficient Memory Hierarchy for Neural Network Hardware Accelerator

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Bause, Oliver, Bernardo, Paul Palomero, Bringmann, Oliver
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Hardware Architecture Artificial Intelligence
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

Smart Video Capsule Endoscopy: Raw Image-Based Localization for Enhanced GI Tract Investigation
von: Bause, Oliver, et al.
Veröffentlicht: (2025)

Using the Abstract Computer Architecture Description Language to Model AI Hardware Accelerators
von: Müller, Mika Markus, et al.
Veröffentlicht: (2024)

Automatic Generation of Fast and Accurate Performance Models for Deep Neural Network Accelerators
von: Lübeck, Konstantin, et al.
Veröffentlicht: (2024)

Efficient Edge AI: Deploying Convolutional Neural Networks on FPGA with the Gemmini Accelerator
von: Peccia, Federico Nicolas, et al.
Veröffentlicht: (2024)

Comprehensive Design Space Exploration for Tensorized Neural Network Hardware Accelerators
von: Zhang, Jinsong, et al.
Veröffentlicht: (2025)

GRAU: Generic Reconfigurable Activation Unit Design for Neural Network Hardware Accelerators
von: Liu, Yuhao, et al.
Veröffentlicht: (2026)

CiMNet: Towards Joint Optimization for DNN Architecture and Configuration for Compute-In-Memory Hardware
von: Kundu, Souvik, et al.
Veröffentlicht: (2024)

BiKA: Kolmogorov-Arnold-Network-inspired Ultra Lightweight Neural Network Hardware Accelerator
von: Liu, Yuhao, et al.
Veröffentlicht: (2026)

BF-IMNA: A Bit Fluid In-Memory Neural Architecture for Neural Network Acceleration
von: Rakka, Mariam, et al.
Veröffentlicht: (2024)

Salca: A Sparsity-Aware Hardware Accelerator for Efficient Long-Context Attention Decoding
von: Fan, Wang, et al.
Veröffentlicht: (2026)

Towards Efficient IMC Accelerator Design Through Joint Hardware-Workload Co-optimization
von: Krestinskaya, Olga, et al.
Veröffentlicht: (2024)

ApproXAI: Energy-Efficient Hardware Acceleration of Explainable AI using Approximate Computing
von: Siddique, Ayesha, et al.
Veröffentlicht: (2025)

Hardware Acceleration of LLMs: A comprehensive survey and comparison
von: Koilia, Nikoletta, et al.
Veröffentlicht: (2024)

MARCA: Mamba Accelerator with ReConfigurable Architecture
von: Li, Jinhao, et al.
Veröffentlicht: (2024)

It's all about PR -- Smart Benchmarking AI Accelerators using Performance Representatives
von: Jung, Alexander Louis-Ferdinand, et al.
Veröffentlicht: (2024)

FlexiSAGA: A Flexible Systolic Array GEMM Accelerator for Sparse and Dense Processing
von: Müller, Mika Markus, et al.
Veröffentlicht: (2025)

Sparsity-Aware Hardware-Software Co-Design of Spiking Neural Networks: An Overview
von: Aliyev, Ilkin, et al.
Veröffentlicht: (2024)

FPGA-Based Neural Network Accelerators for Space Applications: A Survey
von: Antunes, Pedro, et al.
Veröffentlicht: (2025)

Monitor Placement for Fault Localization in Deep Neural Network Accelerators
von: Liu, Wei-Kai
Veröffentlicht: (2023)

A Fully Hardware Implemented Accelerator Design in ReRAM Analog Computing without ADCs
von: Dang, Peng, et al.
Veröffentlicht: (2024)

Accelerating MRI Uncertainty Estimation with Mask-based Bayesian Neural Network
von: Zhang, Zehuan, et al.
Veröffentlicht: (2024)

Accelerating Post-Quantum Cryptography via LLM-Driven Hardware-Software Co-Design
von: Liao, Yuchao, et al.
Veröffentlicht: (2026)

EdgeCIM: A Hardware-Software Co-Design for CIM-Based Acceleration of Small Language Models
von: Bazzi, Jinane, et al.
Veröffentlicht: (2026)

KAN-SAs: Efficient Acceleration of Kolmogorov-Arnold Networks on Systolic Arrays
von: Errabii, Sohaib, et al.
Veröffentlicht: (2025)

Bitwise Systolic Array Architecture for Runtime-Reconfigurable Multi-precision Quantized Multiplication on Hardware Accelerators
von: Liu, Yuhao, et al.
Veröffentlicht: (2026)

HADES: Hardware Accelerated Decoding for Efficient Speculation in Large Language Models
von: Yang, Ze, et al.
Veröffentlicht: (2024)

T-REX: A 68-567 μs/token, 0.41-3.95 μJ/token Transformer Accelerator with Reduced External Memory Access and Enhanced Hardware Utilization in 16nm FinFET
von: Moon, Seunghyun, et al.
Veröffentlicht: (2025)

Embedded FPGA Acceleration of Brain-Like Neural Networks: Online Learning to Scalable Inference
von: Hafiz, Muhammad Ihsan Al, et al.
Veröffentlicht: (2025)

SpikeX: Exploring Accelerator Architecture and Network-Hardware Co-Optimization for Sparse Spiking Neural Networks
von: Xu, Boxun, et al.
Veröffentlicht: (2025)

Adaptive Robotic Arm Control with a Spiking Recurrent Neural Network on a Digital Accelerator
von: Linares-Barranco, Alejandro, et al.
Veröffentlicht: (2024)

Shavette: Low Power Neural Network Acceleration via Algorithm-level Error Detection and Undervolting
von: Rinkinen, Mikael, et al.
Veröffentlicht: (2024)

Idle is the New Sleep: Configuration-Aware Alternative to Powering Off FPGA-Based DL Accelerators During Inactivity
von: Qian, Chao, et al.
Veröffentlicht: (2024)

Towards Efficient Neuro-Symbolic AI: From Workload Characterization to Hardware Architecture
von: Wan, Zishen, et al.
Veröffentlicht: (2024)

MICSim: A Modular Simulator for Mixed-signal Compute-in-Memory based AI Accelerator
von: Wang, Cong, et al.
Veröffentlicht: (2024)

Optimizing Neural Networks with Learnable Non-Linear Activation Functions via Lookup-Based FPGA Acceleration
von: Yin, Mengyuan, et al.
Veröffentlicht: (2025)

ODMA: On-Demand Memory Allocation Strategy for LLM Serving on LPDDR-Class Accelerators
von: Zou, Guoqiang, et al.
Veröffentlicht: (2025)

On-Chip Hardware-Aware Quantization for Mixed Precision Neural Networks
von: Huang, Wei, et al.
Veröffentlicht: (2023)

Hardware-Efficient FPGA Implementation of Sigmoid Function Using Mixed-Radix Hyperbolic Rotation CORDIC
von: Panchal, Chintan, et al.
Veröffentlicht: (2026)

SRAM-Based Compute-in-Memory Accelerator for Linear-decay Spiking Neural Networks
von: Shang, Hongyang, et al.
Veröffentlicht: (2026)

MC$^2$A: Enabling Algorithm-Hardware Co-Design for Efficient Markov Chain Monte Carlo Acceleration
von: Zhao, Shirui, et al.
Veröffentlicht: (2025)