HLSFactory: A Framework Empowering High-Level Synthesis Datasets for Machine Learning and Beyond
Fuente:
arXiv
Gespeichert in:
| Hauptverfasser: | Abi-Karam, Stefan, Sarkar, Rishov, Seigler, Allison, Lowe, Sean, Wei, Zhigang, Chen, Hanqiu, Rao, Nanditha, John, Lizy, Arora, Aman, Hao, Cong |
|---|---|
| Format: | Preprint |
| Veröffentlicht: |
2024
|
| Schlagworte: | |
| Online-Zugang: | |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Ähnliche Einträge
FIFOAdvisor: A DSE Framework for Automated FIFO Sizing of High-Level Synthesis Designs
von: Abi-Karam, Stefan, et al.
Veröffentlicht: (2025)
von: Abi-Karam, Stefan, et al.
Veröffentlicht: (2025)
OmniSim: Simulating Hardware with C Speed and RTL Accuracy for High-Level Synthesis Designs
von: Sarkar, Rishov, et al.
Veröffentlicht: (2025)
von: Sarkar, Rishov, et al.
Veröffentlicht: (2025)
LightningSimV2: Faster and Scalable Simulation for High-Level Synthesis via Graph Compilation and Optimization
von: Sarkar, Rishov, et al.
Veröffentlicht: (2024)
von: Sarkar, Rishov, et al.
Veröffentlicht: (2024)
HLS-Eval: A Benchmark and Framework for Evaluating LLMs on High-Level Synthesis Design Tasks
von: Abi-Karam, Stefan, et al.
Veröffentlicht: (2025)
von: Abi-Karam, Stefan, et al.
Veröffentlicht: (2025)
INR-Arch: A Dataflow Architecture and Compiler for Arbitrary-Order Gradient Computations in Implicit Neural Representation Processing
von: Abi-Karam, Stefan, et al.
Veröffentlicht: (2023)
von: Abi-Karam, Stefan, et al.
Veröffentlicht: (2023)
ForgeBench: A Machine Learning Benchmark Suite and Auto-Generation Framework for Next-Generation HLS Tools
von: Wanna, Andy, et al.
Veröffentlicht: (2025)
von: Wanna, Andy, et al.
Veröffentlicht: (2025)
RACAM: Enhancing DRAM with Reuse-Aware Computation and Automated Mapping for ML Inference
von: Ma, Siyuan, et al.
Veröffentlicht: (2025)
von: Ma, Siyuan, et al.
Veröffentlicht: (2025)
Spec2Cov: An Agentic Framework for Code Coverage Closure of Digital Hardware Designs
von: Lowe, Sean, et al.
Veröffentlicht: (2026)
von: Lowe, Sean, et al.
Veröffentlicht: (2026)
GNNBuilder: An Automated Framework for Generic Graph Neural Network Accelerator Generation, Simulation, and Optimization
von: Abi-Karam, Stefan, et al.
Veröffentlicht: (2023)
von: Abi-Karam, Stefan, et al.
Veröffentlicht: (2023)
CarbonSet: A Dataset to Analyze Trends and Benchmark the Sustainability of CPUs and GPUs
von: Hu, Jiajun, et al.
Veröffentlicht: (2025)
von: Hu, Jiajun, et al.
Veröffentlicht: (2025)
Field-Programmable Gate Array Architecture for Deep Learning: Survey & Future Directions
von: Boutros, Andrew, et al.
Veröffentlicht: (2024)
von: Boutros, Andrew, et al.
Veröffentlicht: (2024)
GAMA: High-Performance GEMM Acceleration on AMD Versal ML-Optimized AI Engines
von: Mhatre, Kaustubh, et al.
Veröffentlicht: (2025)
von: Mhatre, Kaustubh, et al.
Veröffentlicht: (2025)
Understanding Inference-Time Token Allocation and Coverage Limits in Agentic Hardware Verification
von: Patel, Vihaan, et al.
Veröffentlicht: (2026)
von: Patel, Vihaan, et al.
Veröffentlicht: (2026)
CHICO-Agent: An LLM Agent for the Cross-layer Optimization of 2.5D and 3D Chiplet-based Systems
von: Wu, Qihang, et al.
Veröffentlicht: (2026)
von: Wu, Qihang, et al.
Veröffentlicht: (2026)
GreenFPGA: Evaluating FPGAs as Environmentally Sustainable Computing Solutions
von: Sudarshan, Chetan Choppali, et al.
Veröffentlicht: (2023)
von: Sudarshan, Chetan Choppali, et al.
Veröffentlicht: (2023)
RealProbe: An Automated and Lightweight Performance Profiler for In-FPGA Execution of High-Level Synthesis Designs
von: Kim, Jiho, et al.
Veröffentlicht: (2025)
von: Kim, Jiho, et al.
Veröffentlicht: (2025)
Automatic Hardware Pragma Insertion in High-Level Synthesis: A Non-Linear Programming Approach
von: Pouget, Stéphane, et al.
Veröffentlicht: (2024)
von: Pouget, Stéphane, et al.
Veröffentlicht: (2024)
Efficient Approaches for GEMM Acceleration on Leading AI-Optimized FPGAs
von: Taka, Endri, et al.
Veröffentlicht: (2024)
von: Taka, Endri, et al.
Veröffentlicht: (2024)
A comparative study on power delivery aspects of compute-in/near-memory approaches using DRAM
von: Raman, Siddhartha Raman Sundara, et al.
Veröffentlicht: (2026)
von: Raman, Siddhartha Raman Sundara, et al.
Veröffentlicht: (2026)
A complete discussion on fully reconfigurable, digital, scalable, graph and sparsity-aware near-memory accelerator for graph neural networks
von: Raman, Siddhartha Raman Sundara, et al.
Veröffentlicht: (2026)
von: Raman, Siddhartha Raman Sundara, et al.
Veröffentlicht: (2026)
Pickle Prefetcher: Programmable and Scalable Last-Level Cache Prefetcher
von: Nguyen, Hoa, et al.
Veröffentlicht: (2025)
von: Nguyen, Hoa, et al.
Veröffentlicht: (2025)
A comprehensive study on ILP acceleration accounting for sparsity, area, energy, data movement using near-memory architecture
von: Raman, Siddhartha Raman Sundara, et al.
Veröffentlicht: (2026)
von: Raman, Siddhartha Raman Sundara, et al.
Veröffentlicht: (2026)
Accelerating CRONet on AMD Versal AIE-ML Engines
von: Mhatre, Kaustubh, et al.
Veröffentlicht: (2026)
von: Mhatre, Kaustubh, et al.
Veröffentlicht: (2026)
Systolic Sparse Tensor Slices: FPGA Building Blocks for Sparse and Dense AI Acceleration
von: Taka, Endri, et al.
Veröffentlicht: (2025)
von: Taka, Endri, et al.
Veröffentlicht: (2025)
Evaluating Computing Platforms for Sustainability: A Comparative Analysis of FPGAs against ASICs, GPUs, and CPUs
von: Sudarshan, Chetan Choppali, et al.
Veröffentlicht: (2026)
von: Sudarshan, Chetan Choppali, et al.
Veröffentlicht: (2026)
SPEC CPU2026: Characterization, Representativeness, and Cross-Suite Comparison
von: Li, Ruihao, et al.
Veröffentlicht: (2026)
von: Li, Ruihao, et al.
Veröffentlicht: (2026)
HLSPilot: LLM-based High-Level Synthesis
von: Xiong, Chenwei, et al.
Veröffentlicht: (2024)
von: Xiong, Chenwei, et al.
Veröffentlicht: (2024)
Dynamic Loop Fusion in High-Level Synthesis
von: Szafarczyk, Robert, et al.
Veröffentlicht: (2025)
von: Szafarczyk, Robert, et al.
Veröffentlicht: (2025)
HLStrans: Dataset for C-to-HLS Hardware Code Synthesis
von: Zou, Qingyun, et al.
Veröffentlicht: (2025)
von: Zou, Qingyun, et al.
Veröffentlicht: (2025)
Space-Control: Process-Level Isolation for Sharing CXL-based Disaggregated Memory
von: Goswami, Kaustav, et al.
Veröffentlicht: (2026)
von: Goswami, Kaustav, et al.
Veröffentlicht: (2026)
Hemlet: A Heterogeneous Compute-in-Memory Chiplet Architecture for Vision Transformers with Group-Level Parallelism
von: Wang, Cong, et al.
Veröffentlicht: (2025)
von: Wang, Cong, et al.
Veröffentlicht: (2025)
System-Level Design Space Exploration for High-Level Synthesis under End-to-End Latency Constraints
von: Liao, Yuchao, et al.
Veröffentlicht: (2024)
von: Liao, Yuchao, et al.
Veröffentlicht: (2024)
DAE4HLS: Exposing Memory-Level Parallelism for High-Level Synthesis using Explicit Decoupling
von: Metz, David, et al.
Veröffentlicht: (2026)
von: Metz, David, et al.
Veröffentlicht: (2026)
CarbonPATH: Carbon-aware pathfinding and architecture optimization for chiplet-based AI systems
von: Sudarshan, Chetan Choppali, et al.
Veröffentlicht: (2026)
von: Sudarshan, Chetan Choppali, et al.
Veröffentlicht: (2026)
A Novel FPGA-based CNN Hardware Accelerator: Optimization for Convolutional Layers using Karatsuba Ofman Multiplier
von: Sarkar, Amit
Veröffentlicht: (2024)
von: Sarkar, Amit
Veröffentlicht: (2024)
ForgeHLS: A Large-Scale, Open-Source Dataset for High-Level Synthesis
von: Peng, Zedong, et al.
Veröffentlicht: (2025)
von: Peng, Zedong, et al.
Veröffentlicht: (2025)
ChatHLS: Towards Systematic Design Automation and Optimization for High-Level Synthesis
von: Li, Runkai, et al.
Veröffentlicht: (2025)
von: Li, Runkai, et al.
Veröffentlicht: (2025)
High-Level Synthesis of Digital Circuits from Template Haskell and SDF-AP
von: Folmer, Hendrik, et al.
Veröffentlicht: (2025)
von: Folmer, Hendrik, et al.
Veröffentlicht: (2025)
Portable Targeted Sampling Framework Using LLVM
von: Qiu, Zhantong, et al.
Veröffentlicht: (2025)
von: Qiu, Zhantong, et al.
Veröffentlicht: (2025)
Potential and Limitation of High-Frequency Cores and Caches
von: Pai, Kunal, et al.
Veröffentlicht: (2024)
von: Pai, Kunal, et al.
Veröffentlicht: (2024)
Ähnliche Einträge
-
FIFOAdvisor: A DSE Framework for Automated FIFO Sizing of High-Level Synthesis Designs
von: Abi-Karam, Stefan, et al.
Veröffentlicht: (2025) -
OmniSim: Simulating Hardware with C Speed and RTL Accuracy for High-Level Synthesis Designs
von: Sarkar, Rishov, et al.
Veröffentlicht: (2025) -
LightningSimV2: Faster and Scalable Simulation for High-Level Synthesis via Graph Compilation and Optimization
von: Sarkar, Rishov, et al.
Veröffentlicht: (2024) -
HLS-Eval: A Benchmark and Framework for Evaluating LLMs on High-Level Synthesis Design Tasks
von: Abi-Karam, Stefan, et al.
Veröffentlicht: (2025) -
INR-Arch: A Dataflow Architecture and Compiler for Arbitrary-Order Gradient Computations in Implicit Neural Representation Processing
von: Abi-Karam, Stefan, et al.
Veröffentlicht: (2023)