Buchumschlag

Small Logic-based Multipliers with Incomplete Sub-Multipliers for FPGAs

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Böttcher, Andreas, Kumm, Martin
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

Multiplier Design Addressing Area-Delay Trade-offs by using DSP and Logic resources on FPGAs
von: Böttcher, Andreas, et al.
Veröffentlicht: (2024)

Data-Rate-Aware High-Speed CNN Inference on FPGAs
von: Habermann, Tobias, et al.
Veröffentlicht: (2026)

Hardware-Efficient Accurate 4-bit Multiplier for Xilinx 7 Series FPGAs
von: Kida, Misaki, et al.
Veröffentlicht: (2025)

A Logic-Reuse Approach to Nibble-based Multiplier Design for Low Power Vector Computing
von: Chowdhury, Md Rownak Hossain, et al.
Veröffentlicht: (2026)

UFO-MAC: A Unified Framework for Optimization of High-Performance Multipliers and Multiply-Accumulators
von: Zuo, Dongsheng, et al.
Veröffentlicht: (2024)

Design of a Reformed Array Logic Binary Multiplier for High-Speed Computations
von: Mohammad, Sakib, et al.
Veröffentlicht: (2024)

DOMAC: Differentiable Optimization for High-Speed Multipliers and Multiply-Accumulators
von: Xue, Chenhao, et al.
Veröffentlicht: (2025)

Implementation and Analysis of Thermometer Encoding in DWN FPGA Accelerators
von: Mecik, Michael, et al.
Veröffentlicht: (2025)

Efficient Multi-Cycle Folded Integer Multipliers
von: Houraniah, Ahmad, et al.
Veröffentlicht: (2023)

An Architectural Error Metric for CNN-Oriented Approximate Multipliers
von: Liu, Ao, et al.
Veröffentlicht: (2024)

An Energy-Efficient Approximate Posit Multiply-Divide Unit
von: Thotli, Rishi, et al.
Veröffentlicht: (2026)

On the Systematic Creation of Faithfully Rounded Commutative Truncated Booth Multipliers
von: Drane, Theo, et al.
Veröffentlicht: (2024)

Analyzing the capabilities of HLS and RTL tools in the design of an FPGA Montgomery Multiplier
von: Ifrim, Rares, et al.
Veröffentlicht: (2025)

Floating-Point Multiply-Add with Approximate Normalization for Low-Cost Matrix Engines
von: Alexandridis, Kosmas, et al.
Veröffentlicht: (2024)

Hardware-Efficient CNNs: Interleaved Approximate FP32 Multipliers for Kernel Computation
von: Gowda, Bindu G, et al.
Veröffentlicht: (2025)

Interconnect-Aware Logic Resynthesis for Multi-Die FPGAs
von: Wang, Xiaoke, et al.
Veröffentlicht: (2026)

Leveraging Highly Approximated Multipliers in DNN Inference
von: Zervakis, Georgios, et al.
Veröffentlicht: (2024)

A Novel FPGA-based CNN Hardware Accelerator: Optimization for Convolutional Layers using Karatsuba Ofman Multiplier
von: Sarkar, Amit
Veröffentlicht: (2024)

HPR-Mul: An Area and Energy-Efficient High-Precision Redundancy Multiplier by Approximate Computing
von: Vafaei, Jafar, et al.
Veröffentlicht: (2024)

FPGA-Based Multiplier with a New Approximate Full Adder for Error-Resilient Applications
von: Ranjbar, Ali, et al.
Veröffentlicht: (2025)

Efficient FIR filtering with Bit Layer Multiply Accumulator
von: Liguori, Vincenzo
Veröffentlicht: (2024)

Implementation of a 8-bit Wallace Tree Multiplier
von: Biswas, Ayan, et al.
Veröffentlicht: (2025)

DAISM: Digital Approximate In-SRAM Multiplier-based Accelerator for DNN Training and Inference
von: Sonnino, Lorenzo, et al.
Veröffentlicht: (2023)

tubGEMM: Energy-Efficient and Sparsity-Effective Temporal-Unary-Binary Based Matrix Multiply Unit
von: Vellaisamy, Prabhu, et al.
Veröffentlicht: (2024)

Jack Unit: An Area- and Energy-Efficient Multiply-Accumulate (MAC) Unit Supporting Diverse Data Formats
von: Noh, Seock-Hwan, et al.
Veröffentlicht: (2025)

Count2Multiply: Reliable In-Memory High-Radix Counting
von: de Lima, João Paulo Cardoso, et al.
Veröffentlicht: (2024)

Approximate Multiplier Induced Error Propagation in Deep Neural Networks
von: Alahakoon, A. M. H. H., et al.
Veröffentlicht: (2025)

Low Power Approximate Multiplier Architecture for Deep Neural Networks
von: Jaswal, Pragun, et al.
Veröffentlicht: (2025)

Building Reliable Arithmetic Multipliers Under NBTI Aging and Process Variations
von: Heidary, Masoud, et al.
Veröffentlicht: (2026)

YOCO: A Hybrid In-Memory Computing Architecture with 8-bit Sub-PetaOps/W In-Situ Multiply Arithmetic for Large-Scale AI
von: Xuan, Zihao, et al.
Veröffentlicht: (2023)

A Reconfigurable Multiplier Architecture for Error-Resilient Applications in RISC-V Core
von: Jaswal, Pragun, et al.
Veröffentlicht: (2026)

Efficient Hardware Implementation of Modular Multiplier over GF (2m) on FPGA
von: Kumari, Ruby, et al.
Veröffentlicht: (2025)

Efficient Approaches for GEMM Acceleration on Leading AI-Optimized FPGAs
von: Taka, Endri, et al.
Veröffentlicht: (2024)

Exploration of Unary Arithmetic-Based Matrix Multiply Units for Low Precision DL Accelerators
von: Vellaisamy, Prabhu, et al.
Veröffentlicht: (2026)

AxMoE: Characterizing the Impact of Approximate Multipliers on Mixture-of-Experts DNN Architectures
von: Shende, Omkar B, et al.
Veröffentlicht: (2026)

QUADOL: A Quality-Driven Approximate Logic Synthesis Method Exploiting Dual-Output LUTs for Modern FPGAs
von: Shi, Jian, et al.
Veröffentlicht: (2024)

Resource Utilization of Differentiable Logic Gate Networks Deployed on FPGAs
von: Wormald, Stephen, et al.
Veröffentlicht: (2026)

Generalized Methodology for Determining Numerical Features of Hardware Floating-Point Matrix Multipliers: Part I
von: Khattak, Faizan A, et al.
Veröffentlicht: (2025)

A Survey on LUT-based Deep Neural Networks Implemented in FPGAs
von: Guo, Zeyu
Veröffentlicht: (2025)

Explicit Sign-Magnitude Encoders Enable Power-Efficient Multipliers
von: Arnold, Felix, et al.
Veröffentlicht: (2025)