Pragmatic Formal Verification Methodology for Clock Domain Crossing (CDC)

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Kumar, Aman, Khan, Muhammad Ul Haque, Mittra, Bijitendra
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Hardware Architecture Artificial Intelligence
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

A Semi-Formal Verification Methodology for Efficient Configuration Coverage of Highly Configurable Digital Designs
von: Kumar, Aman, et al.
Veröffentlicht: (2024)

Verifying Non-friendly Formal Verification Designs: Can We Start Earlier?
von: Olmos, Bryan, et al.
Veröffentlicht: (2024)

All Artificial, Less Intelligence: GenAI through the Lens of Formal Verification
von: Gadde, Deepak Narayan, et al.
Veröffentlicht: (2024)

Effective Design Verification -- Constrained Random with Python and Cocotb
von: Gadde, Deepak Narayan, et al.
Veröffentlicht: (2024)

Optimizing Coverage-Driven Verification Using Machine Learning and PyUVM: A Novel Approach
von: Kumari, Suruchi, et al.
Veröffentlicht: (2025)

GATMesh: Clock Mesh Timing Analysis using Graph Neural Networks
von: Khan, Muhammad Hadir, et al.
Veröffentlicht: (2025)

FVEval: Understanding Language Model Capabilities in Formal Verification of Digital Hardware
von: Kang, Minwoo, et al.
Veröffentlicht: (2024)

STELLAR: Structure-guided LLM Assertion Retrieval and Generation for Formal Verification
von: Rajabi, Saeid, et al.
Veröffentlicht: (2025)

Hard Math -- Easy UVM: Pragmatic solutions for verifying hardware algorithms using UVM
von: Litterick, Mark, et al.
Veröffentlicht: (2024)

Hey AI, Generate Me a Hardware Code! Agentic AI-based Hardware Design & Verification
von: Gadde, Deepak Narayan, et al.
Veröffentlicht: (2025)

FVDebug: An LLM-Driven Debugging Assistant for Automated Root Cause Analysis of Formal Verification Failures
von: Bai, Yunsheng, et al.
Veröffentlicht: (2025)

Formal that "Floats" High: Formal Verification of Floating Point Arithmetic
von: Mohanty, Hansa, et al.
Veröffentlicht: (2025)

Analogous Alignments: Digital "Formally" meets Analog
von: Mohanty, Hansa, et al.
Veröffentlicht: (2024)

FVRuleLearner: Operator-Level Reasoning Tree (OP-Tree)-Based Rules Learning for Formal Verification
von: Wan, Lily Jiaxin, et al.
Veröffentlicht: (2026)

HAVEN: Hybrid Automated Verification ENgine for UVM Testbench Synthesis with LLMs
von: Meng, Chang-Chih, et al.
Veröffentlicht: (2026)

A Survey on Design Methodologies for Accelerating Deep Learning on Heterogeneous Architectures
von: Curzel, Serena, et al.
Veröffentlicht: (2023)

PRO-V-R1: Reasoning Enhanced Programming Agent for RTL Verification
von: Zhao, Yujie, et al.
Veröffentlicht: (2025)

From Concept to Practice: an Automated LLM-aided UVM Machine for RTL Verification
von: Ye, Junhao, et al.
Veröffentlicht: (2025)

VeriHGN: Heterogeneous Graph-Based Congestion Prediction for Chip Layout Verification
von: Hu, Runbang, et al.
Veröffentlicht: (2026)

ChatSVA: Bridging SVA Generation for Hardware Verification via Task-Specific LLMs
von: Fu, Lik Tung, et al.
Veröffentlicht: (2026)

Veri-Sure: A Contract-Aware Multi-Agent Framework with Temporal Tracing and Formal Verification for Correct RTL Code Generation
von: Liu, Jiale, et al.
Veröffentlicht: (2026)

Insights from Verification: Training a Verilog Generation LLM with Reinforcement Learning with Testbench Feedback
von: Wang, Ning, et al.
Veröffentlicht: (2025)

Towards Efficient Design Verification -- Constrained Random Verification using PyUVM
von: Gadde, Deepak Narayan, et al.
Veröffentlicht: (2024)

FuzzWiz -- Fuzzing Framework for Efficient Hardware Coverage
von: Gadde, Deepak Narayan, et al.
Veröffentlicht: (2024)

Enhancing Computational Efficiency in Intensive Domains via Redundant Residue Number Systems
von: Mousavi, Soudabeh, et al.
Veröffentlicht: (2024)

Learning in Log-Domain: Subthreshold Analog AI Accelerator Based on Stochastic Gradient Descent
von: Tageldeen, Momen K, et al.
Veröffentlicht: (2025)

LLM4SecHW: Leveraging Domain Specific Large Language Model for Hardware Debugging
von: Fu, Weimin, et al.
Veröffentlicht: (2024)

Building Reliable Arithmetic Multipliers Under NBTI Aging and Process Variations
von: Heidary, Masoud, et al.
Veröffentlicht: (2026)

MetaDSE: A Few-shot Meta-learning Framework for Cross-workload CPU Design Space Exploration
von: Xue, Runzhen, et al.
Veröffentlicht: (2025)

GRAU: Generic Reconfigurable Activation Unit Design for Neural Network Hardware Accelerators
von: Liu, Yuhao, et al.
Veröffentlicht: (2026)

Bitwise Systolic Array Architecture for Runtime-Reconfigurable Multi-precision Quantized Multiplication on Hardware Accelerators
von: Liu, Yuhao, et al.
Veröffentlicht: (2026)

BiKA: Kolmogorov-Arnold-Network-inspired Ultra Lightweight Neural Network Hardware Accelerator
von: Liu, Yuhao, et al.
Veröffentlicht: (2026)

Embedded FPGA Acceleration of Brain-Like Neural Networks: Online Learning to Scalable Inference
von: Hafiz, Muhammad Ihsan Al, et al.
Veröffentlicht: (2025)

Architect in the Loop Agentic Hardware Design and Verification
von: Mohammed, Mubarek
Veröffentlicht: (2025)

Configuration Over Selection: Hyperparameter Sensitivity Exceeds Model Differences in Open-Source LLMs for RTL Generation
von: Shao, Minghao, et al.
Veröffentlicht: (2026)

Accelerating LLM Inference via Dynamic KV Cache Placement in Heterogeneous Memory System
von: Fang, Yunhua, et al.
Veröffentlicht: (2025)

RTLRewriter: Methodologies for Large Models aided RTL Code Optimization
von: Yao, Xufeng, et al.
Veröffentlicht: (2024)

DeepV: A Model-Agnostic Retrieval-Augmented Framework for Verilog Code Generation with a High-Quality Knowledge Base
von: Ibnat, Zahin, et al.
Veröffentlicht: (2025)

Production-Grade Local LLM Inference on Apple Silicon: A Comparative Study of MLX, MLC-LLM, Ollama, llama.cpp, and PyTorch MPS
von: Rajesh, Varun, et al.
Veröffentlicht: (2025)

Understanding Inference-Time Token Allocation and Coverage Limits in Agentic Hardware Verification
von: Patel, Vihaan, et al.
Veröffentlicht: (2026)