:: Library Catalog

Buchumschlag

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Murthy, Shyam, Sohi, Gurindar S.
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Hardware Architecture
Online-Zugang:	https://arxiv.org/abs/2406.06738
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

PC-Indexed Data Address Translation
von: Murthy, Shyam, et al.
Veröffentlicht: (2024)

Constable: Improving Performance and Power Efficiency by Safely Eliminating Load Instruction Execution
von: Bera, Rahul, et al.
Veröffentlicht: (2024)

PhantomFetch: Obfuscating Loads against Prefetcher Side-Channel Attacks
von: Zhang, Xingzhi, et al.
Veröffentlicht: (2025)

Fast Graph Vector Search via Hardware Acceleration and Delayed-Synchronization Traversal
von: Jiang, Wenqi, et al.
Veröffentlicht: (2024)

Automatic Hardware Pragma Insertion in High-Level Synthesis: A Non-Linear Programming Approach
von: Pouget, Stéphane, et al.
Veröffentlicht: (2024)

Mapping Fusion: Improving FPGA Technology Mapping with ASIC Mapper
von: Yu, Cunxi
Veröffentlicht: (2025)

High-Level Surface Code Decoding via Parallel FFNNs on CIM Platforms
von: Wang, Hao, et al.
Veröffentlicht: (2024)

Integrating Prefetcher Selection with Dynamic Request Allocation Improves Prefetching Efficiency
von: Li, Mengming, et al.
Veröffentlicht: (2025)

Garibaldi: A Pairwise Instruction-Data Management for Enhancing Shared Last-Level Cache Performance in Server Workloads
von: Kwon, Jaewon, et al.
Veröffentlicht: (2025)

HLSPilot: LLM-based High-Level Synthesis
von: Xiong, Chenwei, et al.
Veröffentlicht: (2024)

Dynamic Loop Fusion in High-Level Synthesis
von: Szafarczyk, Robert, et al.
Veröffentlicht: (2025)

SRAM Based Digital Custom Compute Engine for Improved Area Efficiency of AI Hardware
von: Dhakad, Narendra Singh, et al.
Veröffentlicht: (2026)

Evaluating Large Language Models for Automatic Register Transfer Logic Generation via High-Level Synthesis
von: Swaroopa, Sneha, et al.
Veröffentlicht: (2024)

Revelator: Rapid Data Fetching via OS-Driven Hash-based Speculative Address Translation
von: Kanellopoulos, Konstantinos, et al.
Veröffentlicht: (2025)

NDSEARCH: Accelerating Graph-Traversal-Based Approximate Nearest Neighbor Search through Near Data Processing
von: Wang, Yitu, et al.
Veröffentlicht: (2023)

System-Level Design Space Exploration for High-Level Synthesis under End-to-End Latency Constraints
von: Liao, Yuchao, et al.
Veröffentlicht: (2024)

DAE4HLS: Exposing Memory-Level Parallelism for High-Level Synthesis using Explicit Decoupling
von: Metz, David, et al.
Veröffentlicht: (2026)

A High-Efficiency SoC for Next-Generation Mobile DNA Sequencing
von: Beyene, Abel, et al.
Veröffentlicht: (2025)

A Quality-Aware Voltage Overscaling Framework to Improve the Energy Efficiency and Lifetime of TPUs based on Statistical Error Modeling
von: Senobari, Alireza, et al.
Veröffentlicht: (2024)

Monomorphism-based CGRA Mapping via Space and Time Decoupling
von: Tirelli, Cristian, et al.
Veröffentlicht: (2025)

ChatHLS: Towards Systematic Design Automation and Optimization for High-Level Synthesis
von: Li, Runkai, et al.
Veröffentlicht: (2025)

High-Level Synthesis of Digital Circuits from Template Haskell and SDF-AP
von: Folmer, Hendrik, et al.
Veröffentlicht: (2025)

GOMA: Geometrically Optimal Mapping via Analytical Modeling for Spatial Accelerators
von: Yang, Wulve, et al.
Veröffentlicht: (2026)

Enhancing Instruction Prefetching via Cache and TLB Management
von: Jamet, Alexandre Valentin, et al.
Veröffentlicht: (2026)

FIFOAdvisor: A DSE Framework for Automated FIFO Sizing of High-Level Synthesis Designs
von: Abi-Karam, Stefan, et al.
Veröffentlicht: (2025)

Algorithms for Improving the Automatically Synthesized Instruction Set of an Extensible Processor
von: Sovietov, Peter
Veröffentlicht: (2024)

Instruction Scheduling in the Saturn Vector Unit
von: Zhao, Jerry, et al.
Veröffentlicht: (2024)

RealProbe: An Automated and Lightweight Performance Profiler for In-FPGA Execution of High-Level Synthesis Designs
von: Kim, Jiho, et al.
Veröffentlicht: (2025)

WideSA: A High Array Utilization Mapping Scheme for Uniform Recurrences on the Versal ACAP Architecture
von: Dai, Tuo, et al.
Veröffentlicht: (2024)

LightningSimV2: Faster and Scalable Simulation for High-Level Synthesis via Graph Compilation and Optimization
von: Sarkar, Rishov, et al.
Veröffentlicht: (2024)

Unicorn-CIM: Uncovering the Vulnerability and Improving the Resilience of High-Precision Compute-in-Memory
von: Li, Qiufeng, et al.
Veröffentlicht: (2025)

Efficient Precision-Scalable Hardware for Microscaling (MX) Processing in Robotics Learning
von: Cuyckens, Stef, et al.
Veröffentlicht: (2025)

R-HLS: An IR for Dynamic High-Level Synthesis and Memory Disambiguation based on Regions and State Edges
von: Metz, David, et al.
Veröffentlicht: (2024)

Efficient Open Modification Spectral Library Searching in High-Dimensional Space with Multi-Level-Cell Memory
von: Fan, Keming, et al.
Veröffentlicht: (2024)

Scaling Program Synthesis Based Technology Mapping with Equality Saturation
von: Smith, Gus Henry, et al.
Veröffentlicht: (2024)

FPGA Technology Mapping Using Sketch-Guided Program Synthesis
von: Smith, Gus Henry, et al.
Veröffentlicht: (2024)

CIS: Composable Instruction Set for Data Streaming Applications
von: Yang, Yu, et al.
Veröffentlicht: (2024)

LUTstructions: Self-loading FPGA-based Reconfigurable Instructions
von: Papaphilippou, Philippos
Veröffentlicht: (2026)

Efficient Implementation of RISC-V Vector Permutation Instructions
von: Titopoulos, Vasileios, et al.
Veröffentlicht: (2025)

DORA: Dataflow-Instruction Orchestration Architecture for DNN Acceleration
von: Chen, Xingzhen, et al.
Veröffentlicht: (2026)