Buchumschlag

iMIV: in-Memory Integrity Verification for NVM

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Jain, Rajat, Prasad, Aravinda, Subramoney, Sreenivas, Basu, Arkaprava
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

CiMNet: Towards Joint Optimization for DNN Architecture and Configuration for Compute-In-Memory Hardware
von: Kundu, Souvik, et al.
Veröffentlicht: (2024)

Memory Hierarchy Design for Caching Middleware in the Age of NVM
von: Ghandeharizadeh, Shahram, et al.
Veröffentlicht: (2025)

NVM-in-Cache: Repurposing Commodity 6T SRAM Cache into NVM Analog Processing-in-Memory Engine using a Novel Compute-on-Powerline Scheme
von: Chakraborty, Subhradip, et al.
Veröffentlicht: (2025)

Constable: Improving Performance and Power Efficiency by Safely Eliminating Load Instruction Execution
von: Bera, Rahul, et al.
Veröffentlicht: (2024)

QED: Scalable Verification of Hardware Memory Consistency
von: Ravi, Gokulan, et al.
Veröffentlicht: (2024)

In-Memory ADC-Based Nonlinear Activation Quantization for Efficient In-Memory Computing
von: Dong, Shuai, et al.
Veröffentlicht: (2026)

A Reconfigurable Computing In-Memory Macro with Charge-sharing-based Weighted Accumulator
von: Yang, Junyi, et al.
Veröffentlicht: (2026)

Near-Memory Architecture for Threshold-Ordinal Surface-Based Corner Detection of Event Cameras
von: Shang, Hongyang, et al.
Veröffentlicht: (2025)

Towards Efficient Design Verification -- Constrained Random Verification using PyUVM
von: Gadde, Deepak Narayan, et al.
Veröffentlicht: (2024)

Tiny Chiplets Enabled by Packaging Scaling: Opportunities in ESD Protection and Signal Integrity
von: Haque, Emad, et al.
Veröffentlicht: (2025)

NX-CGRA: A Programmable Hardware Accelerator for Core Transformer Algorithms on Edge Devices
von: Prasad, Rohit
Veröffentlicht: (2025)

Evaluating Large Language Models for Automatic Register Transfer Logic Generation via High-Level Synthesis
von: Swaroopa, Sneha, et al.
Veröffentlicht: (2024)

A 33.6-136.2 TOPS/W Nonlinear Analog Computing-In-Memory Macro for Multi-bit LSTM Accelerator in 65 nm CMOS
von: Yang, Junyi, et al.
Veröffentlicht: (2025)

LogicSparse: Enabling Engine-Free Unstructured Sparsity for Quantised Deep-learning Accelerators
von: Li, Changhong, et al.
Veröffentlicht: (2025)

3D Stack In-Sensor-Computing (3DS-ISC): Accelerating Time-Surface Construction for Neuromorphic Event Cameras
von: Shang, Hongyang, et al.
Veröffentlicht: (2025)

RTL Verification for Secure Speculation Using Contract Shadow Logic
von: Tan, Qinhan, et al.
Veröffentlicht: (2024)

Functional ISS-Driven Verification of Superscalar RISC-V Processors
von: Galimberti, Andrea, et al.
Veröffentlicht: (2024)

UVLLM: An Automated Universal RTL Verification Framework using LLMs
von: Hu, Yuchen, et al.
Veröffentlicht: (2024)

The Case for Replication-Aware Memory-Error Protection in Disaggregated Memory
von: Volos, Haris
Veröffentlicht: (2023)

Scalable Digital Compute-in-Memory Ising Machines for Robustness Verification of Binary Neural Networks
von: Vadlamani, Madhav, et al.
Veröffentlicht: (2026)

TurboFuzz: FPGA Accelerated Hardware Fuzzing for Processor Agile Verification
von: Zhong, Yang, et al.
Veröffentlicht: (2025)

FIXME: Towards End-to-End Benchmarking of LLM-Aided Design Verification
von: Wan, Gwok-Waa, et al.
Veröffentlicht: (2025)

Asynchronous Memory Access Unit: Exploiting Massive Parallelism for Far Memory Access
von: Wang, Luming, et al.
Veröffentlicht: (2024)

Reimagining Memory Access for LLM Inference: Compression-Aware Memory Controller Design
von: Xie, Rui, et al.
Veröffentlicht: (2025)

FireBridge: Cycle-Accurate Hardware + Firmware Co-Verification for Modern Accelerators
von: Abarajithan, G, et al.
Veröffentlicht: (2026)

FERIVer: An FPGA-assisted Emulated Framework for RTL Verification of RISC-V Processors
von: Qin, Kun, et al.
Veröffentlicht: (2025)

Think with Self-Decoupling and Self-Verification: Automated RTL Design with Backtrack-ToT
von: Chao, Zhiteng, et al.
Veröffentlicht: (2025)

Understanding Inference-Time Token Allocation and Coverage Limits in Agentic Hardware Verification
von: Patel, Vihaan, et al.
Veröffentlicht: (2026)

CADC: Crossbar-Aware Dendritic Convolution for Efficient In-memory Computing
von: Dong, Shuai, et al.
Veröffentlicht: (2025)

The Future of Memory: Limits and Opportunities
von: Dayo, Samuel, et al.
Veröffentlicht: (2025)

PUMA: Efficient and Low-Cost Memory Allocation and Alignment Support for Processing-Using-Memory Architectures
von: Oliveira, Geraldo F., et al.
Veröffentlicht: (2024)

CINM (Cinnamon): A Compilation Infrastructure for Heterogeneous Compute In-Memory and Compute Near-Memory Paradigms
von: Khan, Asif Ali, et al.
Veröffentlicht: (2022)

PIM-malloc: A Fast and Scalable Dynamic Memory Allocator for Processing-In-Memory (PIM) Architectures
von: Lee, Dongjae, et al.
Veröffentlicht: (2025)

Using Formal Verification to Evaluate Single Event Upsets in a RISC-V Core
von: Xue, Bing, et al.
Veröffentlicht: (2024)

Verification and Validation (V&V)-in-the-Loop for RISC-V Design: The Holistic Vision of BZL
von: Ahmed, Sajjad, et al.
Veröffentlicht: (2026)

Generalized Ping-Pong: Off-Chip Memory Bandwidth Centric Pipelining Strategy for Processing-In-Memory Accelerators
von: Wang, Ruibao, et al.
Veröffentlicht: (2024)

SafeCiM: Investigating Resilience of Hybrid Floating-Point Compute-in-Memory Deep Learning Accelerators
von: Bhattacharya, Swastik, et al.
Veröffentlicht: (2025)

Different Perspectives of Memory System Simulation
von: Esmaili-Dokht, Pouya, et al.
Veröffentlicht: (2026)

Banked Memories for Soft SIMT Processors
von: Langhammer, Martin, et al.
Veröffentlicht: (2025)

AssertLLM: Generating Hardware Verification Assertions from Design Specifications via Multi-LLMs
von: Yan, Zhiyuan, et al.
Veröffentlicht: (2024)