Buchumschlag

SCART: Predicting STT-RAM Cache Retention Times Using Machine Learning

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Gajaria, Dhruv, Kuan, Kyle, Adegbija, Tosiron
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Computers and Society Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

ARC: DVFS-Aware Asymmetric-Retention STT-RAM Caches for Energy-Efficient Multicore Processors
von: Gajaria, Dhruv, et al.
Veröffentlicht: (2024)

STT-RAM-based Hierarchical In-Memory Computing
von: Gajaria, Dhruv, et al.
Veröffentlicht: (2024)

CHIME: Energy-Efficient STT-RAM-based Concurrent Hierarchical In-Memory Processing
von: Gajaria, Dhruv, et al.
Veröffentlicht: (2024)

PULSE: Parametric Hardware Units for Low-power Sparsity-Aware Convolution Engine
von: Aliyev, Ilkin, et al.
Veröffentlicht: (2024)

Antiferromagnetic Tunnel Junctions (AFMTJs) for In-Memory Computing: Modeling and Case Study
von: Choudhary, Yousuf, et al.
Veröffentlicht: (2026)

Device-Circuit Co-Design of Variation-Resilient Read and Write Drivers for Antiferromagnetic Tunnel Junction (AFMTJ) Memories
von: Choudhary, Yousuf, et al.
Veröffentlicht: (2026)

Exploring the Sparsity-Quantization Interplay on a Novel Hybrid SNN Event-Driven Architecture
von: Aliyev, Ilkin, et al.
Veröffentlicht: (2024)

System-Level Design Space Exploration for High-Level Synthesis under End-to-End Latency Constraints
von: Liao, Yuchao, et al.
Veröffentlicht: (2024)

A high-level synthesis approach for precisely-timed, energy-efficient embedded systems
von: Liao, Yuchao, et al.
Veröffentlicht: (2024)

Reuse Detector: Improving the Management of STT-RAM SLLCs
von: RodrÍguez-RodrÍguez, Roberto, et al.
Veröffentlicht: (2024)

Are LLMs Any Good for High-Level Synthesis?
von: Liao, Yuchao, et al.
Veröffentlicht: (2024)

Accelerating Post-Quantum Cryptography via LLM-Driven Hardware-Software Co-Design
von: Liao, Yuchao, et al.
Veröffentlicht: (2026)

Surrogates, Spikes, and Sparsity: Performance Analysis and Characterization of SNN Hyperparameters on Hardware
von: Aliyev, Ilkin, et al.
Veröffentlicht: (2026)

Skip the Benchmark: Generating System-Level High-Level Synthesis Data using Generative Machine Learning
von: Liao, Yuchao, et al.
Veröffentlicht: (2024)

HOPE: Holistic STT-RAM Architecture Exploration Framework for Future Cross-Platform Analysis
von: SeyedFaraji, Saeed, et al.
Veröffentlicht: (2024)

Sparsity-Aware Hardware-Software Co-Design of Spiking Neural Networks: An Overview
von: Aliyev, Ilkin, et al.
Veröffentlicht: (2024)

Enhancing Reliability of STT-MRAM Caches by Eliminating Read Disturbance Accumulation
von: Cheshmikhani, Elham, et al.
Veröffentlicht: (2026)

ROBIN: Incremental Oblique Interleaved ECC for Reliability Improvement in STT-MRAM Caches
von: Cheshmikhani, Elham, et al.
Veröffentlicht: (2026)

Deep Inverse Design for High-Level Synthesis
von: Chang, Ping, et al.
Veröffentlicht: (2024)

System Support for Environmentally Sustainable Computing in Data Centers
von: Chen, Fan
Veröffentlicht: (2024)

The Interplay of Computing, Ethics, and Policy in Brain-Computer Interface Design
von: Ugur, Muhammed, et al.
Veröffentlicht: (2024)

The Dirty Secret of SSDs: Embodied Carbon
von: Tannu, Swamit, et al.
Veröffentlicht: (2022)

Croc: An End-to-End Open-Source Extensible RISC-V MCU Platform to Democratize Silicon
von: Sauter, Phillippe, et al.
Veröffentlicht: (2025)

3RSeT: Read Disturbance Rate Reduction in STT-MRAM Caches by Selective Tag Comparison
von: Cheshmikhani, Elham, et al.
Veröffentlicht: (2025)

Stuck-at Faults in ReRAM Neuromorphic Circuit Array and their Correction through Machine Learning
von: Sawal, Vedant, et al.
Veröffentlicht: (2024)

RHS-TRNG: A Resilient High-Speed True Random Number Generator Based on STT-MTJ Device
von: Fu, Siqing, et al.
Veröffentlicht: (2023)

ARAS: An Adaptive Low-Cost ReRAM-Based Accelerator for DNNs
von: Sabri, Mohammad, et al.
Veröffentlicht: (2024)

HURRY: Highly Utilized, Reconfigurable ReRAM-based In-situ Accelerator with Multifunctionality
von: Shin, Hery, et al.
Veröffentlicht: (2024)

Hamun: An Approximate Computation Method to Prolong the Lifespan of ReRAM-Based Accelerators
von: Sabri, Mohammad, et al.
Veröffentlicht: (2025)

Algorithm-hardware co-design for Energy-Efficient A/D conversion in ReRAM-based accelerators
von: Zhang, Chenguang, et al.
Veröffentlicht: (2024)

Towards Green AI: Current status and future research
von: Clemm, Christian, et al.
Veröffentlicht: (2024)

Computer Architecture's AlphaZero Moment: Automated Discovery in an Encircled World
von: Sankaralingam, Karthikeyan
Veröffentlicht: (2026)

The data heat island effect: quantifying the impact of AI data centers in a warming world
von: Marinoni, Andrea, et al.
Veröffentlicht: (2026)

I hope we don't do to trust what advertising has done to love
von: Alglave, Jade
Veröffentlicht: (2026)

Per-Bank Bandwidth Regulation of Shared Last-Level Cache for Real-Time Systems
von: Sullivan, Connor, et al.
Veröffentlicht: (2024)

Random and Safe Cache Architecture to Defeat Cache Timing Attacks
von: Hu, Guangyuan, et al.
Veröffentlicht: (2023)

Online Soft Error Tolerance in ReRAM Crossbars for Deep Learning Accelerators
von: Khezeli, Benyamin, et al.
Veröffentlicht: (2024)

Pointer: An Energy-Efficient ReRAM-based Point Cloud Recognition Accelerator with Inter-layer and Intra-layer Optimizations
von: Zhang, Qijun, et al.
Veröffentlicht: (2024)

DIRC-RAG: Accelerating Edge RAG with Robust High-Density and High-Loading-Bandwidth Digital In-ReRAM Computation
von: Shao, Kunming, et al.
Veröffentlicht: (2025)

BackCache: Mitigating Contention-Based Cache Timing Attacks by Hiding Cache Line Evictions
von: Wang, Quancheng, et al.
Veröffentlicht: (2023)