Buchumschlag

Automated Physical Design Watermarking Leveraging Graph Neural Networks

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Zhang, Ruisi, Rajarathnam, Rachel Selina, Pan, David Z., Koushanfar, Farinaz
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Cryptography and Security Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

ICMarks: A Robust Watermarking Framework for Integrated Circuit Physical Design IP Protection
von: Zhang, Ruisi, et al.
Veröffentlicht: (2024)

Gotta Hash 'Em All! Speeding Up Hash Functions for Zero-Knowledge Proof Applications
von: Sheybani, Nojan, et al.
Veröffentlicht: (2025)

AMAZE: Accelerated MiMC Hardware Architecture for Zero-Knowledge Applications on the Edge
von: Ahmed, Anees, et al.
Veröffentlicht: (2024)

AMuLeT: Automated Design-Time Testing of Secure Speculation Countermeasures
von: Fu, Bo, et al.
Veröffentlicht: (2025)

ResiLogic: Leveraging Composability and Diversity to Design Fault and Intrusion Resilient Chips
von: Sheikh, Ahmad T., et al.
Veröffentlicht: (2024)

Watermarking Large Language Models and the Generated Content: Opportunities and Challenges
von: Zhang, Ruisi, et al.
Veröffentlicht: (2024)

Older and Wiser: The Marriage of Device Aging and Intellectual Property Protection of Deep Neural Networks
von: Lin, Ning, et al.
Veröffentlicht: (2024)

EmMark: Robust Watermarks for IP Protection of Embedded Quantized Large Language Models
von: Zhang, Ruisi, et al.
Veröffentlicht: (2024)

BETA: Automated Black-box Exploration for Timing Attacks in Processors
von: Chen, Congcong, et al.
Veröffentlicht: (2024)

Attacking AI Accelerators by Leveraging Arithmetic Properties of Addition
von: Heidary, Masoud, et al.
Veröffentlicht: (2026)

SynFuzz: Leveraging Fuzzing of Netlist to Detect Synthesis Bugs
von: Saravanan, Raghul, et al.
Veröffentlicht: (2025)

Leveraging FPGAs for Homomorphic Matrix-Vector Multiplication in Oblivious Message Retrieval
von: Bosworth, Grant, et al.
Veröffentlicht: (2025)

The Impact of Logic Locking on Confidentiality: An Automated Evaluation
von: Reimann, Lennart M., et al.
Veröffentlicht: (2025)

"vcd2df" -- Leveraging Data Science Insights for Hardware Security Research
von: Deutschbein, Calvin, et al.
Veröffentlicht: (2025)

Exploiting the Lock: Leveraging MiG-V's Logic Locking for Secret-Data Extraction
von: Reimann, Lennart M., et al.
Veröffentlicht: (2024)

Enabling Deterministic User-Level Interrupts in Real-Time Processors via Hardware Extension
von: Yang, Hongbin, et al.
Veröffentlicht: (2026)

ModSRAM: Algorithm-Hardware Co-Design for Large Number Modular Multiplication in SRAM
von: Ku, Jonathan, et al.
Veröffentlicht: (2024)

Security Properties for Open-Source Hardware Designs
von: Rogers, Jayden, et al.
Veröffentlicht: (2024)

The Quest to Build Trust Earlier in Digital Design
von: Tan, Benjamin
Veröffentlicht: (2024)

GPU Acceleration of TFHE-Based High-Precision Nonlinear Layers for Encrypted LLM Inference
von: Chen, Guoci, et al.
Veröffentlicht: (2026)

Systematic Evaluation of Randomized Cache Designs against Cache Occupancy
von: Chakraborty, Anirban, et al.
Veröffentlicht: (2023)

Palermo: Improving the Performance of Oblivious Memory using Protocol-Hardware Co-Design
von: Ye, Haojie, et al.
Veröffentlicht: (2024)

Design high-confidence computers using trusted instructional set architecture and emulators
von: Wang, Shuangbao Paul
Veröffentlicht: (2025)

QTFlow: Quantitative Timing-Sensitive Information Flow for Security-Aware Hardware Design on RTL
von: Reimann, Lennart M., et al.
Veröffentlicht: (2024)

@NTT: Algorithm-Targeted NTT hardware acceleration via Design-Time Constant Optimization
von: Nabeel, Mohammed, et al.
Veröffentlicht: (2026)

Side-channel Inference of User Activities in AR/VR Using GPU Profiling
von: Son, Seonghun, et al.
Veröffentlicht: (2025)

Translating Common Security Assertions Across Processor Designs: A RISC-V Case Study
von: Imtiaz, Sharjeel, et al.
Veröffentlicht: (2025)

Designing Secure Interconnects for Modern Microelectronics: From SoCs to Emerging Chiplet-Based Architectures
von: Halder, Dipal
Veröffentlicht: (2023)

eFPE: Design, Implementation, and Evaluation of a Lightweight Format-Preserving Encryption Algorithm for Embedded Systems
von: Hegde, Nishant Vasantkumar, et al.
Veröffentlicht: (2025)

Confidential Computing on Heterogeneous CPU-GPU Systems: Survey and Future Directions
von: Wang, Qifan, et al.
Veröffentlicht: (2024)

Highly Efficient Parallel Row-Layered Min-Sum MDPC Decoder for McEliece Cryptosystem
von: Cai, Jiaxuan, et al.
Veröffentlicht: (2024)

Efficient Layered New Bit-Flipping QC-MDPC Decoder for BIKE Post-Quantum Cryptography
von: Cai, Jiaxuan, et al.
Veröffentlicht: (2024)

A Near-Cache Architectural Framework for Cryptographic Computing
von: Zhang, Jingyao, et al.
Veröffentlicht: (2025)

CryptoSRAM: Enabling High-Throughput Cryptography on MCUs via In-SRAM Computing
von: Zhang, Jingyao, et al.
Veröffentlicht: (2025)

CipherGuard: Compiler-aided Mitigation against Ciphertext Side-channel Attacks
von: Jiang, Ke, et al.
Veröffentlicht: (2025)

Low-Complexity Integer Divider Architecture for Homomorphic Encryption
von: Akherati, Sajjad, et al.
Veröffentlicht: (2024)

Oreo: Protecting ASLR Against Microarchitectural Attacks (Extended Version)
von: Song, Shixin, et al.
Veröffentlicht: (2024)

Towards Closing the Performance Gap for Cryptographic Kernels Between CPUs and Specialized Hardware
von: Zhang, Naifeng, et al.
Veröffentlicht: (2025)

ALLMod: Exploring $\underline{\mathbf{A}}$rea-Efficiency of $\underline{\mathbf{L}}$UT-based $\underline{\mathbf{L}}$arge Number $\underline{\mathbf{Mod}}$ular Reduction via Hybrid Workloads
von: Liu, Fangxin, et al.
Veröffentlicht: (2025)

Three-Input Ciphertext Multiplication for Homomorphic Encryption
von: Akherati, Sajjad, et al.
Veröffentlicht: (2024)