Buchumschlag

Static IR Drop Prediction with Attention U-Net and Saliency-Based Explainability

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Zhang, Lizi, Davoodi, Azadeh
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Hardware Architecture Artificial Intelligence
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

Global and Local Attention-based Inception U-Net for Static IR Drop Prediction
von: Chen, Yilu, et al.
Veröffentlicht: (2024)

Estimating Voltage Drop: Models, Features and Data Representation Towards a Neural Surrogate
von: Jin, Yifei, et al.
Veröffentlicht: (2025)

SystolicAttention: Fusing FlashAttention within a Single Systolic Array
von: Lin, Jiawei, et al.
Veröffentlicht: (2025)

Salca: A Sparsity-Aware Hardware Accelerator for Efficient Long-Context Attention Decoding
von: Fan, Wang, et al.
Veröffentlicht: (2026)

ApproXAI: Energy-Efficient Hardware Acceleration of Explainable AI using Approximate Computing
von: Siddique, Ayesha, et al.
Veröffentlicht: (2025)

VeriHGN: Heterogeneous Graph-Based Congestion Prediction for Chip Layout Verification
von: Hu, Runbang, et al.
Veröffentlicht: (2026)

Reducing the Cost of Dropout in Flash-Attention by Hiding RNG with GEMM
von: Ma, Haiyue, et al.
Veröffentlicht: (2024)

SWAT: Scalable and Efficient Window Attention-based Transformers Acceleration on FPGAs
von: Bai, Zhenyu, et al.
Veröffentlicht: (2024)

TReX- Reusing Vision Transformer's Attention for Efficient Xbar-based Computing
von: Moitra, Abhishek, et al.
Veröffentlicht: (2024)

Rethinking LLM Inference Bottlenecks: Insights from Latent Attention and Mixture-of-Experts
von: Yun, Sungmin, et al.
Veröffentlicht: (2025)

MAGNet: A Multi-Scale Attention-Guided Graph Fusion Network for DRC Violation Detection
von: Lu, Weihan, et al.
Veröffentlicht: (2025)

From Buffers to Registers: Unlocking Fine-Grained FlashAttention with Hybrid-Bonded 3D NPU Co-Design
von: Yu, Jinxin, et al.
Veröffentlicht: (2026)

Classification-Based Automatic HDL Code Generation Using LLMs
von: Sun, Wenhao, et al.
Veröffentlicht: (2024)

Characterizing Soft-Error Resiliency in Arm's Ethos-U55 Embedded Machine Learning Accelerator
von: Tyagi, Abhishek, et al.
Veröffentlicht: (2024)

Circuit Diagram Retrieval Based on Hierarchical Circuit Graph Representation
von: Gao, Ming, et al.
Veröffentlicht: (2025)

POET: Power-Oriented Evolutionary Tuning for LLM-Based RTL PPA Optimization
von: Ping, Heng, et al.
Veröffentlicht: (2026)

A Two Level Neural Approach Combining Off-Chip Prediction with Adaptive Prefetch Filtering
von: Jamet, Alexandre Valentin, et al.
Veröffentlicht: (2024)

Benchmarking End-To-End Performance of AI-Based Chip Placement Algorithms
von: Wang, Zhihai, et al.
Veröffentlicht: (2024)

VeriLoC: Line-of-Code Level Prediction of Hardware Design Quality from Verilog Code
von: Hemadri, Raghu Vamshi, et al.
Veröffentlicht: (2025)

AIM: Software and Hardware Co-design for Architecture-level IR-drop Mitigation in High-performance PIM
von: Zhang, Yuanpeng, et al.
Veröffentlicht: (2025)

FPGA-Based Neural Network Accelerators for Space Applications: A Survey
von: Antunes, Pedro, et al.
Veröffentlicht: (2025)

Chiplet-Based RISC-V SoC with Modular AI Acceleration
von: Bharadwaj, Suhas Suresh, et al.
Veröffentlicht: (2025)

EMSpice 3: Full-chip Temperature-Aware Multiphysics Electromigration and IR-Drop Analysis
von: Lu, Haotian, et al.
Veröffentlicht: (2026)

Sangam: Chiplet-Based DRAM-PIM Accelerator with CXL Integration for LLM Inferencing
von: Kiyawat, Khyati, et al.
Veröffentlicht: (2025)

Learning in Log-Domain: Subthreshold Analog AI Accelerator Based on Stochastic Gradient Descent
von: Tageldeen, Momen K, et al.
Veröffentlicht: (2025)

Exploration of Unary Arithmetic-Based Matrix Multiply Units for Low Precision DL Accelerators
von: Vellaisamy, Prabhu, et al.
Veröffentlicht: (2026)

TurboAttention: Efficient Attention Approximation For High Throughputs LLMs
von: Kang, Hao, et al.
Veröffentlicht: (2024)

EdgeCIM: A Hardware-Software Co-Design for CIM-Based Acceleration of Small Language Models
von: Bazzi, Jinane, et al.
Veröffentlicht: (2026)

Optimizing Neural Networks with Learnable Non-Linear Activation Functions via Lookup-Based FPGA Acceleration
von: Yin, Mengyuan, et al.
Veröffentlicht: (2025)

Idle is the New Sleep: Configuration-Aware Alternative to Powering Off FPGA-Based DL Accelerators During Inactivity
von: Qian, Chao, et al.
Veröffentlicht: (2024)

HYPERHEURIST: A Simulated Annealing-Based Control Framework for LLM-Driven Code Generation in Optimized Hardware Design
von: Ahir, Shiva, et al.
Veröffentlicht: (2026)

At the Edge of the Heart: ULP FPGA-Based CNN for On-Device Cardiac Feature Extraction in Smart Health Sensors for Astronauts
von: Rahman, Kazi Mohammad Abidur, et al.
Veröffentlicht: (2026)

DeepV: A Model-Agnostic Retrieval-Augmented Framework for Verilog Code Generation with a High-Quality Knowledge Base
von: Ibnat, Zahin, et al.
Veröffentlicht: (2025)

J3DAI: A tiny DNN-Based Edge AI Accelerator for 3D-Stacked CMOS Image Sensor
von: Tain, Benoit, et al.
Veröffentlicht: (2025)

Comprehensive Design Space Exploration for Tensorized Neural Network Hardware Accelerators
von: Zhang, Jinsong, et al.
Veröffentlicht: (2025)

Kelle: Co-design KV Caching and eDRAM for Efficient LLM Serving in Edge Computing
von: Xia, Tianhua, et al.
Veröffentlicht: (2025)

AC-Refiner: Efficient Arithmetic Circuit Optimization Using Conditional Diffusion Models
von: Xue, Chenhao, et al.
Veröffentlicht: (2025)

ROMA: a Read-Only-Memory-based Accelerator for QLoRA-based On-Device LLM
von: Wang, Wenqiang, et al.
Veröffentlicht: (2025)

IMAGINE: An 8-to-1b 22nm FD-SOI Compute-In-Memory CNN Accelerator With an End-to-End Analog Charge-Based 0.15-8POPS/W Macro Featuring Distribution-Aware Data Reshaping
von: Kneip, Adrian, et al.
Veröffentlicht: (2024)

Explainable AI-Guided Efficient Approximate DNN Generation for Multi-Pod Systolic Arrays
von: Siddique, Ayesha, et al.
Veröffentlicht: (2025)