Buchumschlag

R-HLS: An IR for Dynamic High-Level Synthesis and Memory Disambiguation based on Regions and State Edges

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Metz, David, Reissmann, Nico, Själander, Magnus
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

DAE4HLS: Exposing Memory-Level Parallelism for High-Level Synthesis using Explicit Decoupling
von: Metz, David, et al.
Veröffentlicht: (2026)

ChatHLS: Towards Systematic Design Automation and Optimization for High-Level Synthesis
von: Li, Runkai, et al.
Veröffentlicht: (2025)

Optimizing Energy Efficiency in Subthreshold RISC-V Cores
von: Djupdal, Asbjørn, et al.
Veröffentlicht: (2025)

ShadowBinding: Realizing Effective Microarchitectures for In-Core Secure Speculation Schemes
von: Kvalsvik, Amund Bergland, et al.
Veröffentlicht: (2025)

ForgeHLS: A Large-Scale, Open-Source Dataset for High-Level Synthesis
von: Peng, Zedong, et al.
Veröffentlicht: (2025)

HLStrans: Dataset for C-to-HLS Hardware Code Synthesis
von: Zou, Qingyun, et al.
Veröffentlicht: (2025)

HLS-Eval: A Benchmark and Framework for Evaluating LLMs on High-Level Synthesis Design Tasks
von: Abi-Karam, Stefan, et al.
Veröffentlicht: (2025)

DP-HLS: A High-Level Synthesis Framework for Accelerating Dynamic Programming Algorithms in Bioinformatics
von: Cao, Yingqi, et al.
Veröffentlicht: (2024)

A DSP shared is a DSP earned: HLS Task-Level Multi-Pumping for High-Performance Low-Resource Designs
von: Brignone, Giovanni, et al.
Veröffentlicht: (2023)

Stream-HLS: Towards Automatic Dataflow Acceleration
von: Basalama, Suhail, et al.
Veröffentlicht: (2025)

Dynamic Loop Fusion in High-Level Synthesis
von: Szafarczyk, Robert, et al.
Veröffentlicht: (2025)

MING: An Automated CNN-to-Edge MLIR HLS framework
von: Bi, Jiahong, et al.
Veröffentlicht: (2026)

HLSPilot: LLM-based High-Level Synthesis
von: Xiong, Chenwei, et al.
Veröffentlicht: (2024)

SILVIA: Automated Superword-Level Parallelism Exploitation via HLS-Specific LLVM Passes for Compute-Intensive FPGA Accelerators
von: Brignone, Giovanni, et al.
Veröffentlicht: (2024)

SPRING: Systematic Profiling of Randomly Interconnected Neural Networks Generated by HLS
von: Shi, Rui, et al.
Veröffentlicht: (2025)

Analyzing the capabilities of HLS and RTL tools in the design of an FPGA Montgomery Multiplier
von: Ifrim, Rares, et al.
Veröffentlicht: (2025)

Bench4HLS: End-to-End Evaluation of LLMs in High-Level Synthesis Code Generation
von: Khan, M Zafir Sadik, et al.
Veröffentlicht: (2026)

Iceberg: Enhancing HLS Modeling with Synthetic Data
von: Ding, Zijian, et al.
Veröffentlicht: (2025)

SIRA: Scaled-Integer Range Analysis for Optimizing FPGA Dataflow Neural Network Accelerators
von: Umuroglu, Yaman, et al.
Veröffentlicht: (2025)

ForgeBench: A Machine Learning Benchmark Suite and Auto-Generation Framework for Next-Generation HLS Tools
von: Wanna, Andy, et al.
Veröffentlicht: (2025)

AutoHLS: Learning to Accelerate Design Space Exploration for HLS Designs
von: Ahmed, Md Rubel, et al.
Veröffentlicht: (2024)

System-Level Design Space Exploration for High-Level Synthesis under End-to-End Latency Constraints
von: Liao, Yuchao, et al.
Veröffentlicht: (2024)

PipeRTL: Timing-Aware Pipeline Optimization at IR-Level for RTL Generation
von: Yin, Shuo, et al.
Veröffentlicht: (2026)

High-Level Synthesis of Digital Circuits from Template Haskell and SDF-AP
von: Folmer, Hendrik, et al.
Veröffentlicht: (2025)

Efficient Open Modification Spectral Library Searching in High-Dimensional Space with Multi-Level-Cell Memory
von: Fan, Keming, et al.
Veröffentlicht: (2024)

FIFOAdvisor: A DSE Framework for Automated FIFO Sizing of High-Level Synthesis Designs
von: Abi-Karam, Stefan, et al.
Veröffentlicht: (2025)

Automatic Hardware Pragma Insertion in High-Level Synthesis: A Non-Linear Programming Approach
von: Pouget, Stéphane, et al.
Veröffentlicht: (2024)

RealProbe: An Automated and Lightweight Performance Profiler for In-FPGA Execution of High-Level Synthesis Designs
von: Kim, Jiho, et al.
Veröffentlicht: (2025)

Efficient Task Transfer for HLS DSE
von: Ding, Zijian, et al.
Veröffentlicht: (2024)

Evaluating Large Language Models for Automatic Register Transfer Logic Generation via High-Level Synthesis
von: Swaroopa, Sneha, et al.
Veröffentlicht: (2024)

Hardware.jl - An MLIR-based Julia HLS Flow (Work in Progress)
von: Short, Benedict, et al.
Veröffentlicht: (2025)

Agentic-HLS: An agentic reasoning based high-level synthesis system using large language models (AI for EDA workshop 2024)
von: Oztas, Ali Emre, et al.
Veröffentlicht: (2024)

Are LLMs Any Good for High-Level Synthesis?
von: Liao, Yuchao, et al.
Veröffentlicht: (2024)

Deep Inverse Design for High-Level Synthesis
von: Chang, Ping, et al.
Veröffentlicht: (2024)

Global and Local Attention-based Inception U-Net for Static IR Drop Prediction
von: Chen, Yilu, et al.
Veröffentlicht: (2024)

PIM-malloc: A Fast and Scalable Dynamic Memory Allocator for Processing-In-Memory (PIM) Architectures
von: Lee, Dongjae, et al.
Veröffentlicht: (2025)

MPM-LLM4DSE: Reaching the Pareto Frontier in HLS with Multimodal Learning and LLM-Driven Exploration
von: Xu, Lei, et al.
Veröffentlicht: (2026)

High-Level Synthesis using SDF-AP, Template Haskell, QuasiQuotes, and GADTs to Generate Circuits from Hierarchical Input Specification
von: Folmer, Hendrik
Veröffentlicht: (2025)

Hemlet: A Heterogeneous Compute-in-Memory Chiplet Architecture for Vision Transformers with Group-Level Parallelism
von: Wang, Cong, et al.
Veröffentlicht: (2025)

FPGA-based Hyrbid Memory Emulation System
von: Wen, Fei, et al.
Veröffentlicht: (2020)