Buchumschlag

VerilogCoder: Autonomous Verilog Coding Agents with Graph-based Planning and Abstract Syntax Tree (AST)-based Waveform Tracing Tool

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Ho, Chia-Tung, Ren, Haoxing, Khailany, Brucek
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Artificial Intelligence Computation and Language
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

Revisiting VerilogEval: A Year of Improvements in Large-Language Models for Hardware Code Generation
von: Pinckney, Nathaniel, et al.
Veröffentlicht: (2024)

Comprehensive Verilog Design Problems: A Next-Generation Benchmark Dataset for Evaluating Large Language Models and Agents on RTL Design and Verification
von: Pinckney, Nathaniel, et al.
Veröffentlicht: (2025)

DRC-Coder: Automated DRC Checker Code Generation Using LLM Autonomous Agent
von: Chang, Chen-Chia, et al.
Veröffentlicht: (2024)

LLM4Cov: Execution-Aware Agentic Learning for High-coverage Testbench Generation
von: Zhang, Hejia, et al.
Veröffentlicht: (2026)

GRPO with State Mutations: Improving LLM-Based Hardware Test Plan Generation
von: Kochar, Dimple Vijay, et al.
Veröffentlicht: (2026)

Marco: Configurable Graph-Based Task Solving and Multi-AI Agents Framework for Hardware Design
von: Ho, Chia-Tung, et al.
Veröffentlicht: (2025)

Automatically Improving LLM-based Verilog Generation using EDA Tool Feedback
von: Blocklove, Jason, et al.
Veröffentlicht: (2024)

EvolVE: Evolutionary Search for LLM-based Verilog Generation and Optimization
von: Hsin, Wei-Po, et al.
Veröffentlicht: (2026)

cAST: Enhancing Code Retrieval-Augmented Generation with Structural Chunking via Abstract Syntax Tree
von: Zhang, Yilin, et al.
Veröffentlicht: (2025)

SchemaCoder: Automatic Log Schema Extraction Coder with Residual Q-Tree Boosting
von: Wan, Lily Jiaxin, et al.
Veröffentlicht: (2025)

Autonomous Code Evolution Meets NP-Completeness
von: Yu, Cunxi, et al.
Veröffentlicht: (2025)

CraftRTL: High-quality Synthetic Data Generation for Verilog Code Models with Correct-by-Construction Non-Textual Representations and Targeted Code Repair
von: Liu, Mingjie, et al.
Veröffentlicht: (2024)

VerilogMonkey: Exploring Parallel Scaling for Automated Verilog Code Generation with LLMs
von: Niu, Juxin, et al.
Veröffentlicht: (2025)

EvoVerilog: Large Langugage Model Assisted Evolution of Verilog Code
von: Guo, Ping, et al.
Veröffentlicht: (2025)

BetterV: Controlled Verilog Generation with Discriminative Guidance
von: Pei, Zehua, et al.
Veröffentlicht: (2024)

Verilog-Evolve: Feedback-Driven and Skill-Evolving Verilog Generation
von: Pei, Zehua, et al.
Veröffentlicht: (2026)

Large Language Model (LLM) for Standard Cell Layout Design Optimization
von: Ho, Chia-Tung, et al.
Veröffentlicht: (2024)

A Multi-Expert Large Language Model Architecture for Verilog Code Generation
von: Nadimi, Bardia, et al.
Veröffentlicht: (2024)

VeriThoughts: Enabling Automated Verilog Code Generation using Reasoning and Formal Verification
von: Yubeaton, Patrick, et al.
Veröffentlicht: (2025)

VeriGRAG: Enhancing LLM-Based Verilog Code Generation with Structure-Aware Soft Prompts
von: Zhao, Jiayu, et al.
Veröffentlicht: (2025)

hdl2v: A Code Translation Dataset for Enhanced LLM Verilog Generation
von: Hong, Charles, et al.
Veröffentlicht: (2025)

ShortCoder: Knowledge-Augmented Syntax Optimization for Token-Efficient Code Generation
von: Liu, Sicong, et al.
Veröffentlicht: (2026)

ProtocolLLM: RTL Benchmark for SystemVerilog Generation of Communication Protocols
von: Sheth, Arnav, et al.
Veröffentlicht: (2025)

PyraNet: A Multi-Layered Hierarchical Dataset for Verilog
von: Nadimi, Bardia, et al.
Veröffentlicht: (2024)

The Simulation Semantics of Synthesisable Verilog
von: Lööw, Andreas
Veröffentlicht: (2025)

VerilogLAVD: LLM-Aided Rule Generation for Vulnerability Detection in Verilog
von: Long, Xiang, et al.
Veröffentlicht: (2025)

Exploring LLM-based Verilog Code Generation with Data-Efficient Fine-Tuning and Testbench Automation
von: Chen, Mu-Chi, et al.
Veröffentlicht: (2026)

ChipSeek: Optimizing Verilog Generation via EDA-Integrated Reinforcement Learning
von: Chen, Zhirong, et al.
Veröffentlicht: (2025)

TB or Not TB: Coverage-Driven Direct Preference Optimization for Verilog Stimulus Generation
von: Nadimi, Bardia, et al.
Veröffentlicht: (2025)

TraceCoder: Towards Traceable ICD Coding via Multi-Source Knowledge Integration
von: Ren, Mucheng, et al.
Veröffentlicht: (2025)

VERIRL: Boosting the LLM-based Verilog Code Generation via Reinforcement Learning
von: Teng, Fu, et al.
Veröffentlicht: (2025)

Autonomous Evolution of EDA Tools: Multi-Agent Self-Evolved ABC
von: Yu, Cunxi, et al.
Veröffentlicht: (2026)

VeriReason: Reinforcement Learning with Testbench Feedback for Reasoning-Enhanced Verilog Generation
von: Wang, Yiting, et al.
Veröffentlicht: (2025)

CoopetitiveV: Leveraging LLM-powered Coopetitive Multi-Agent Prompting for High-quality Verilog Generation
von: Mi, Zhendong, et al.
Veröffentlicht: (2024)

VeriMind: Agentic LLM for Automated Verilog Generation with a Novel Evaluation Metric
von: Nadimi, Bardia, et al.
Veröffentlicht: (2025)

MG-Verilog: Multi-grained Dataset Towards Enhanced LLM-assisted Verilog Generation
von: Zhang, Yongan, et al.
Veröffentlicht: (2024)

Timing Analysis Agent: Autonomous Multi-Corner Multi-Mode (MCMM) Timing Debugging with Timing Debug Relation Graph
von: Nainani, Jatin, et al.
Veröffentlicht: (2025)

QiMeng-SALV: Signal-Aware Learning for Verilog Code Generation
von: Zhang, Yang, et al.
Veröffentlicht: (2025)

AI based SystemVerilog TB generation
von: Bhavin Shah
Veröffentlicht: (2017)

VeriInteresting: An Empirical Study of Model Prompt Interactions in Verilog Code Generation
von: Collini, Luca, et al.
Veröffentlicht: (2026)