Buchumschlag

Revisiting VerilogEval: A Year of Improvements in Large-Language Models for Hardware Code Generation

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Pinckney, Nathaniel, Batten, Christopher, Liu, Mingjie, Ren, Haoxing, Khailany, Brucek
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Hardware Architecture Artificial Intelligence
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

Comprehensive Verilog Design Problems: A Next-Generation Benchmark Dataset for Evaluating Large Language Models and Agents on RTL Design and Verification
von: Pinckney, Nathaniel, et al.
Veröffentlicht: (2025)

ACE-RTL: When Agentic Context Evolution Meets RTL-Specialized LLMs
von: Deng, Chenhui, et al.
Veröffentlicht: (2026)

GRPO with State Mutations: Improving LLM-Based Hardware Test Plan Generation
von: Kochar, Dimple Vijay, et al.
Veröffentlicht: (2026)

Marco: Configurable Graph-Based Task Solving and Multi-AI Agents Framework for Hardware Design
von: Ho, Chia-Tung, et al.
Veröffentlicht: (2025)

FVEval: Understanding Language Model Capabilities in Formal Verification of Digital Hardware
von: Kang, Minwoo, et al.
Veröffentlicht: (2024)

CraftRTL: High-quality Synthetic Data Generation for Verilog Code Models with Correct-by-Construction Non-Textual Representations and Targeted Code Repair
von: Liu, Mingjie, et al.
Veröffentlicht: (2024)

RTLFixer: Automatically Fixing RTL Syntax Errors with Large Language Models
von: Tsai, Yun-Da, et al.
Veröffentlicht: (2023)

EvoVerilog: Large Langugage Model Assisted Evolution of Verilog Code
von: Guo, Ping, et al.
Veröffentlicht: (2025)

Spec2RTL-Agent: Automated Hardware Code Generation from Complex Specifications Using LLM Agent Systems
von: Yu, Zhongzhi, et al.
Veröffentlicht: (2025)

Large Language Model for Verilog Code Generation: Literature Review and the Road Ahead
von: Yang, Guang, et al.
Veröffentlicht: (2025)

Large Language Model for Verilog Generation with Code-Structure-Guided Reinforcement Learning
von: Wang, Ning, et al.
Veröffentlicht: (2024)

Large Language Model (LLM) for Standard Cell Layout Design Optimization
von: Ho, Chia-Tung, et al.
Veröffentlicht: (2024)

GauRast: Enhancing GPU Triangle Rasterizers to Accelerate 3D Gaussian Splatting
von: Li, Sixu, et al.
Veröffentlicht: (2025)

ChipAlign: Instruction Alignment in Large Language Models for Chip Design via Geodesic Interpolation
von: Deng, Chenhui, et al.
Veröffentlicht: (2024)

VeriLoC: Line-of-Code Level Prediction of Hardware Design Quality from Verilog Code
von: Hemadri, Raghu Vamshi, et al.
Veröffentlicht: (2025)

ReasoningV: Efficient Verilog Code Generation with Adaptive Hybrid Reasoning Model
von: Qin, Haiyan, et al.
Veröffentlicht: (2025)

Location is Key: Leveraging Large Language Model for Functional Bug Localization in Verilog
von: Yao, Bingkun, et al.
Veröffentlicht: (2024)

FGMP: Fine-Grained Mixed-Precision Weight and Activation Quantization for Hardware-Accelerated LLM Inference
von: Hooper, Coleman, et al.
Veröffentlicht: (2025)

ScaleRTL: Scaling LLMs with Reasoning Data and Test-Time Compute for Accurate RTL Code Generation
von: Deng, Chenhui, et al.
Veröffentlicht: (2025)

Autonomous Evolution of EDA Tools: Multi-Agent Self-Evolved ABC
von: Yu, Cunxi, et al.
Veröffentlicht: (2026)

DRC-Coder: Automated DRC Checker Code Generation Using LLM Autonomous Agent
von: Chang, Chen-Chia, et al.
Veröffentlicht: (2024)

AutoVCoder: A Systematic Framework for Automated Verilog Code Generation using LLMs
von: Gao, Mingzhe, et al.
Veröffentlicht: (2024)

Natural Language to Verilog: Design of a Recurrent Spiking Neural Network using Large Language Models and ChatGPT
von: Vitolo, Paola, et al.
Veröffentlicht: (2024)

SQ-DM: Accelerating Diffusion Models with Aggressive Quantization and Temporal Sparsity
von: Fan, Zichen, et al.
Veröffentlicht: (2025)

DeepV: A Model-Agnostic Retrieval-Augmented Framework for Verilog Code Generation with a High-Quality Knowledge Base
von: Ibnat, Zahin, et al.
Veröffentlicht: (2025)

VRank: Enhancing Verilog Code Generation from Large Language Models via Self-Consistency
von: Zhao, Zhuorui, et al.
Veröffentlicht: (2025)

The Cream Rises to the Top: Efficient Reranking Method for Verilog Code Generation
von: Yang, Guang, et al.
Veröffentlicht: (2025)

VerilogCL: A Contrastive Learning Framework for Robust LLM-Based Verilog Generation
von: Tan, Yan, et al.
Veröffentlicht: (2026)

LLM-VeriPPA: Power, Performance, and Area Optimization aware Verilog Code Generation with Large Language Models
von: Thorat, Kiran, et al.
Veröffentlicht: (2025)

VerilogMonkey: Exploring Parallel Scaling for Automated Verilog Code Generation with LLMs
von: Niu, Juxin, et al.
Veröffentlicht: (2025)

Intelligent OPC Engineer Assistant for Semiconductor Manufacturing
von: Chen, Guojin, et al.
Veröffentlicht: (2024)

Hey AI, Generate Me a Hardware Code! Agentic AI-based Hardware Design & Verification
von: Gadde, Deepak Narayan, et al.
Veröffentlicht: (2025)

MG-Verilog: Multi-grained Dataset Towards Enhanced LLM-assisted Verilog Generation
von: Zhang, Yongan, et al.
Veröffentlicht: (2024)

LintLLM: An Open-Source Verilog Linting Framework Based on Large Language Models
von: Fang, Zhigang, et al.
Veröffentlicht: (2025)

Exploring the Agentic Frontier of Verilog Code Generation
von: Yubeaton, Patrick, et al.
Veröffentlicht: (2026)

VeriGRAG: Enhancing LLM-Based Verilog Code Generation with Structure-Aware Soft Prompts
von: Zhao, Jiayu, et al.
Veröffentlicht: (2025)

Insights from Verification: Training a Verilog Generation LLM with Reinforcement Learning with Testbench Feedback
von: Wang, Ning, et al.
Veröffentlicht: (2025)

Veritas: Deterministic Verilog Code Synthesis from LLM-Generated Conjunctive Normal Form
von: Roy, Prithwish Basu, et al.
Veröffentlicht: (2025)

VerilogCoder: Autonomous Verilog Coding Agents with Graph-based Planning and Abstract Syntax Tree (AST)-based Waveform Tracing Tool
von: Ho, Chia-Tung, et al.
Veröffentlicht: (2024)

Learning to Compare Hardware Designs for High-Level Synthesis
von: Bai, Yunsheng, et al.
Veröffentlicht: (2024)