In-Memory Computing Architecture for Efficient Hardware Security
Fuente:
arXiv
Gespeichert in:
| Hauptverfasser: | Ajmi, Hala, Zayer, Fakhreddine, Belgacem, Hamdi |
|---|---|
| Format: | Preprint |
| Veröffentlicht: |
2024
|
| Schlagworte: | |
| Online-Zugang: | |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Ähnliche Einträge
Efficient and Lightweight In-memory Computing Architecture for Hardware Security
von: Ajmi, Hala, et al.
Veröffentlicht: (2022)
von: Ajmi, Hala, et al.
Veröffentlicht: (2022)
Harmonia: Algorithm-Hardware Co-Design for Memory- and Compute-Efficient BFP-based LLM Inference
von: Wang, Xinyu, et al.
Veröffentlicht: (2026)
von: Wang, Xinyu, et al.
Veröffentlicht: (2026)
Memory-Guided Unified Hardware Accelerator for Mixed-Precision Scientific Computing
von: Wang, Chuanzhen, et al.
Veröffentlicht: (2026)
von: Wang, Chuanzhen, et al.
Veröffentlicht: (2026)
SeDA: Secure and Efficient DNN Accelerators with Hardware/Software Synergy
von: Xuan, Wei, et al.
Veröffentlicht: (2025)
von: Xuan, Wei, et al.
Veröffentlicht: (2025)
CiMNet: Towards Joint Optimization for DNN Architecture and Configuration for Compute-In-Memory Hardware
von: Kundu, Souvik, et al.
Veröffentlicht: (2024)
von: Kundu, Souvik, et al.
Veröffentlicht: (2024)
Hardware-Software Co-Design for Accelerating Transformer Inference Leveraging Compute-in-Memory
von: Kim, Dong Eun, et al.
Veröffentlicht: (2025)
von: Kim, Dong Eun, et al.
Veröffentlicht: (2025)
3D-TrIM: A Memory-Efficient Spatial Computing Architecture for Convolution Workloads
von: Sestito, Cristian, et al.
Veröffentlicht: (2025)
von: Sestito, Cristian, et al.
Veröffentlicht: (2025)
A Hybrid-Domain Floating-Point Compute-in-Memory Architecture for Efficient Acceleration of High-Precision Deep Neural Networks
von: Yi, Zhiqiang, et al.
Veröffentlicht: (2025)
von: Yi, Zhiqiang, et al.
Veröffentlicht: (2025)
Hardware-Efficient CNNs: Interleaved Approximate FP32 Multipliers for Kernel Computation
von: Gowda, Bindu G, et al.
Veröffentlicht: (2025)
von: Gowda, Bindu G, et al.
Veröffentlicht: (2025)
Hardware Efficient Accelerator for Spiking Transformer With Reconfigurable Parallel Time Step Computing
von: Chen, Bo-Yu, et al.
Veröffentlicht: (2025)
von: Chen, Bo-Yu, et al.
Veröffentlicht: (2025)
LIMCA: LLM for Automating Analog In-Memory Computing Architecture Design Exploration
von: Vungarala, Deepak, et al.
Veröffentlicht: (2025)
von: Vungarala, Deepak, et al.
Veröffentlicht: (2025)
In-Memory ADC-Based Nonlinear Activation Quantization for Efficient In-Memory Computing
von: Dong, Shuai, et al.
Veröffentlicht: (2026)
von: Dong, Shuai, et al.
Veröffentlicht: (2026)
QED: Scalable Verification of Hardware Memory Consistency
von: Ravi, Gokulan, et al.
Veröffentlicht: (2024)
von: Ravi, Gokulan, et al.
Veröffentlicht: (2024)
PUMA: Efficient and Low-Cost Memory Allocation and Alignment Support for Processing-Using-Memory Architectures
von: Oliveira, Geraldo F., et al.
Veröffentlicht: (2024)
von: Oliveira, Geraldo F., et al.
Veröffentlicht: (2024)
Bi-SamplerZ: A Hardware-Efficient Gaussian Sampler Architecture for Quantum-Resistant Falcon Signatures
von: Zhao, Binke, et al.
Veröffentlicht: (2025)
von: Zhao, Binke, et al.
Veröffentlicht: (2025)
SkyByte: Architecting an Efficient Memory-Semantic CXL-based SSD with OS and Hardware Co-design
von: Zhang, Haoyang, et al.
Veröffentlicht: (2025)
von: Zhang, Haoyang, et al.
Veröffentlicht: (2025)
Scalable and RISC-V Programmable Near-Memory Computing Architectures for Edge Nodes
von: Caon, Michele, et al.
Veröffentlicht: (2024)
von: Caon, Michele, et al.
Veröffentlicht: (2024)
FusionCIM: Accelerating LLM Inference with Fusion-Driven Computing-in-Memory Architecture
von: Xuan, Zihao, et al.
Veröffentlicht: (2026)
von: Xuan, Zihao, et al.
Veröffentlicht: (2026)
Efficient Sparse Processing-in-Memory Architecture (ESPIM) for Machine Learning Inference
von: He, Mingxuan, et al.
Veröffentlicht: (2024)
von: He, Mingxuan, et al.
Veröffentlicht: (2024)
IBEX: Internal Bandwidth-Efficient Compression Architecture for Scalable CXL Memory Expansion
von: Ko, Younghoon, et al.
Veröffentlicht: (2026)
von: Ko, Younghoon, et al.
Veröffentlicht: (2026)
GEM3D CIM General Purpose Matrix Computation Using 3D Integrated SRAM eDRAM Hybrid Compute In Memory on Memory Architecture
von: Chakraborty, Subhradip, et al.
Veröffentlicht: (2026)
von: Chakraborty, Subhradip, et al.
Veröffentlicht: (2026)
HaLoRA: Hardware-aware Low-Rank Adaptation for Large Language Models Based on Hybrid Compute-in-Memory Architecture
von: Wu, Taiqiang, et al.
Veröffentlicht: (2025)
von: Wu, Taiqiang, et al.
Veröffentlicht: (2025)
Hemlet: A Heterogeneous Compute-in-Memory Chiplet Architecture for Vision Transformers with Group-Level Parallelism
von: Wang, Cong, et al.
Veröffentlicht: (2025)
von: Wang, Cong, et al.
Veröffentlicht: (2025)
In-Pipeline Integration of Digital In-Memory-Computing into RISC-V Vector Architecture to Accelerate Deep Learning
von: Spagnolo, Tommaso, et al.
Veröffentlicht: (2026)
von: Spagnolo, Tommaso, et al.
Veröffentlicht: (2026)
A Memory-Efficient Retrieval Architecture for RAG-Enabled Wearable Medical LLMs-Agents
von: Liao, Zhipeng, et al.
Veröffentlicht: (2025)
von: Liao, Zhipeng, et al.
Veröffentlicht: (2025)
Hardware-based Heterogeneous Memory Management for Large Language Model Inference
von: Hwang, Soojin, et al.
Veröffentlicht: (2025)
von: Hwang, Soojin, et al.
Veröffentlicht: (2025)
Area-Efficient In-Memory Computing for Mixture-of-Experts via Multiplexing and Caching
von: Gao, Hanyuan, et al.
Veröffentlicht: (2026)
von: Gao, Hanyuan, et al.
Veröffentlicht: (2026)
The Immutable Tensor Architecture: A Pure Dataflow Approach for Secure, Energy-Efficient AI Inference
von: Li, Fang
Veröffentlicht: (2025)
von: Li, Fang
Veröffentlicht: (2025)
Towards the Certification of Hybrid Architectures: Analysing Interference on Hardware Accelerators through PML
von: Lesage, Benjamin, et al.
Veröffentlicht: (2024)
von: Lesage, Benjamin, et al.
Veröffentlicht: (2024)
Accelerating PageRank Algorithmic Tasks with a new Programmable Hardware Architecture
von: Chowdhury, Md Rownak Hossain, et al.
Veröffentlicht: (2024)
von: Chowdhury, Md Rownak Hossain, et al.
Veröffentlicht: (2024)
Cocco: Hardware-Mapping Co-Exploration towards Memory Capacity-Communication Optimization
von: Tan, Zhanhong, et al.
Veröffentlicht: (2024)
von: Tan, Zhanhong, et al.
Veröffentlicht: (2024)
NeoMem: Hardware/Software Co-Design for CXL-Native Memory Tiering
von: Zhou, Zhe, et al.
Veröffentlicht: (2024)
von: Zhou, Zhe, et al.
Veröffentlicht: (2024)
MIREDO: MIP-Driven Resource-Efficient Dataflow Optimization for Computing-in-Memory Accelerator
von: He, Xiaolin, et al.
Veröffentlicht: (2025)
von: He, Xiaolin, et al.
Veröffentlicht: (2025)
Overmind NSA: A Unified Neuro-Symbolic Computing Architecture with Approximate Nonlinear Activations and Preemptive Memory Bypass
von: Wang, Weilun, et al.
Veröffentlicht: (2026)
von: Wang, Weilun, et al.
Veröffentlicht: (2026)
Using the Abstract Computer Architecture Description Language to Model AI Hardware Accelerators
von: Müller, Mika Markus, et al.
Veröffentlicht: (2024)
von: Müller, Mika Markus, et al.
Veröffentlicht: (2024)
A Configurable and Efficient Memory Hierarchy for Neural Network Hardware Accelerator
von: Bause, Oliver, et al.
Veröffentlicht: (2024)
von: Bause, Oliver, et al.
Veröffentlicht: (2024)
A Power-Efficient Hardware Implementation of L-Mul
von: Chen, Ruiqi, et al.
Veröffentlicht: (2024)
von: Chen, Ruiqi, et al.
Veröffentlicht: (2024)
An Efficient Sparse Hardware Accelerator for Spike-Driven Transformer
von: Li, Zhengke, et al.
Veröffentlicht: (2025)
von: Li, Zhengke, et al.
Veröffentlicht: (2025)
Inclusive-PIM: Hardware-Software Co-design for Broad Acceleration on Commercial PIM Architectures
von: Alsop, Johnathan, et al.
Veröffentlicht: (2023)
von: Alsop, Johnathan, et al.
Veröffentlicht: (2023)
Enabling Efficient Hybrid Systolic Computation in Shared L1-Memory Manycore Clusters
von: Mazzola, Sergio, et al.
Veröffentlicht: (2024)
von: Mazzola, Sergio, et al.
Veröffentlicht: (2024)
Ähnliche Einträge
-
Efficient and Lightweight In-memory Computing Architecture for Hardware Security
von: Ajmi, Hala, et al.
Veröffentlicht: (2022) -
Harmonia: Algorithm-Hardware Co-Design for Memory- and Compute-Efficient BFP-based LLM Inference
von: Wang, Xinyu, et al.
Veröffentlicht: (2026) -
Memory-Guided Unified Hardware Accelerator for Mixed-Precision Scientific Computing
von: Wang, Chuanzhen, et al.
Veröffentlicht: (2026) -
SeDA: Secure and Efficient DNN Accelerators with Hardware/Software Synergy
von: Xuan, Wei, et al.
Veröffentlicht: (2025) -
CiMNet: Towards Joint Optimization for DNN Architecture and Configuration for Compute-In-Memory Hardware
von: Kundu, Souvik, et al.
Veröffentlicht: (2024)