Buchumschlag

Corrigendum to: A Systematic Study of DDR4 DRAM Faults in the Field

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Beigi, Majed Valad, Cao, Yi, Gurumurthi, Sudhanva, Recchia, Charles, Walton, Andrew, Sridharan, Vilas
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

Shifting in-DRAM
von: Tegge, William C., et al.
Veröffentlicht: (2026)

GenDRAM:Hardware-Software Co-Design of General Platform in DRAM
von: Lu, Tsung-Han, et al.
Veröffentlicht: (2026)

Sectored DRAM: A Practical Energy-Efficient and High-Performance Fine-Grained DRAM Architecture
von: Olgun, Ataberk, et al.
Veröffentlicht: (2022)

A Benchmarking Platform for DDR4 Memory Performance in Data-Center-Class FPGAs
von: Galimberti, Andrea, et al.
Veröffentlicht: (2025)

EasyDRAM: An FPGA-based Infrastructure for Fast and Accurate End-to-End Evaluation of Emerging DRAM Techniques
von: Canpolat, Oğuzhan, et al.
Veröffentlicht: (2025)

Exploring DRAM Cache Prefetching for Pooled Memory
von: Tirumalasetty, Chandrahas, et al.
Veröffentlicht: (2024)

TDRAM: Tag-enhanced DRAM for Efficient Caching
von: Babaie, Maryam, et al.
Veröffentlicht: (2024)

ATiM: Autotuning Tensor Programs for Processing-in-DRAM
von: Shin, Yongwon, et al.
Veröffentlicht: (2024)

BARD: Reducing Write Latency of DDR5 Memory by Exploiting Bank-Parallelism
von: Vittal, Suhas, et al.
Veröffentlicht: (2025)

A Full-Stack Performance Evaluation Infrastructure for 3D-DRAM-based LLM Accelerators
von: Li, Cong, et al.
Veröffentlicht: (2026)

Rethinking the Producer-Consumer Relationship in Modern DRAM-Based Systems
von: Patel, Minesh, et al.
Veröffentlicht: (2024)

Bandwidth-Effective DRAM Cache for GPUs with Storage-Class Memory
von: Hong, Jeongmin, et al.
Veröffentlicht: (2024)

DRAM-Profiler: An Experimental DRAM RowHammer Vulnerability Profiling Mechanism
von: Zhou, Ranyang, et al.
Veröffentlicht: (2024)

Membrane: Accelerating Database Analytics with Bank-Level DRAM-PIM Filtering
von: Shekar, Akhil, et al.
Veröffentlicht: (2025)

Self-Managing DRAM: A Low-Cost Framework for Enabling Autonomous and Efficient in-DRAM Operations
von: Hassan, Hasan, et al.
Veröffentlicht: (2022)

Shared-PIM: Enabling Concurrent Computation and Data Flow for Faster Processing-in-DRAM
von: Mamdouh, Ahmed, et al.
Veröffentlicht: (2024)

RACAM: Enhancing DRAM with Reuse-Aware Computation and Automated Mapping for ML Inference
von: Ma, Siyuan, et al.
Veröffentlicht: (2025)

LOCALUT: Harnessing Capacity-Computation Tradeoffs for LUT-Based Inference in DRAM-PIM
von: Hong, Junguk, et al.
Veröffentlicht: (2026)

A comparative study on power delivery aspects of compute-in/near-memory approaches using DRAM
von: Raman, Siddhartha Raman Sundara, et al.
Veröffentlicht: (2026)

Hardware-Software Co-design for 3D-DRAM-based LLM Serving Accelerator
von: Li, Cong, et al.
Veröffentlicht: (2026)

SoMa: Identifying, Exploring, and Understanding the DRAM Communication Scheduling Space for DNN Accelerators
von: Cai, Jingwei, et al.
Veröffentlicht: (2025)

PIM-FW: Hardware-Software Co-Design of All-pairs Shortest Paths in DRAM
von: Lu, Tsung-Han, et al.
Veröffentlicht: (2025)

PuDHammer: Experimental Analysis of Read Disturbance Effects of Processing-using-DRAM in Real DRAM Chips
von: Yuksel, Ismail Emir, et al.
Veröffentlicht: (2025)

DRAM Bender: An Extensible and Versatile FPGA-based Infrastructure to Easily Test State-of-the-art DRAM Chips
von: Olgun, Ataberk, et al.
Veröffentlicht: (2022)

PIMfused: Near-Bank DRAM-PIM with Fused-layer Dataflow for CNN Data Transfer Optimization
von: Yang, Simei, et al.
Veröffentlicht: (2025)

Enabling Efficient and Scalable DRAM Read Disturbance Mitigation via New Experimental Insights into Modern DRAM Chips
von: Yağlıkçı, Abdullah Giray
Veröffentlicht: (2024)

System-Technology Co-Optimization of Bitline Routing and Bonding Pathways in Monolithic 3D DRAM Architectures
von: Lee, Kiseok, et al.
Veröffentlicht: (2026)

Single 32-bit Sub-Channel DDR5 DIMMs: Architecture, Performance Bounds, and Standardisation
von: Ke, Chih-Hua
Veröffentlicht: (2026)

RED: Energy Optimization Framework for eDRAM-based PIM with Reconfigurable Voltage Swing and Retention-aware Scheduling
von: Kim, Jae-Young, et al.
Veröffentlicht: (2025)

DreamRAM: A Fine-Grained Configurable Design Space Modeling Tool for Custom 3D Die-Stacked DRAM
von: Cai, Victor, et al.
Veröffentlicht: (2025)

RowPress Vulnerability in Modern DRAM Chips
von: Luo, Haocong, et al.
Veröffentlicht: (2024)

Read Disturbance in High Bandwidth Memory: A Detailed Experimental Study on HBM2 DRAM Chips
von: Olgun, Ataberk, et al.
Veröffentlicht: (2023)

Low-Power Encoding for PAM-3 DRAM Bus
von: Nam, Jonghyeon, et al.
Veröffentlicht: (2024)

Sudoku: Decomposing DRAM Address Mapping into Component Functions
von: Wi, Minbok, et al.
Veröffentlicht: (2025)

Revisiting DRAM Read Disturbance: Identifying Inconsistencies Between Experimental Characterization and Device-Level Studies
von: Luo, Haocong, et al.
Veröffentlicht: (2025)

Fault Injection in On-Chip Interconnects: A Comparative Study of Wishbone, AXI-Lite, and AXI
von: Zhao, Hongwei, et al.
Veröffentlicht: (2025)

MINT: Securely Mitigating Rowhammer with a Minimalist In-DRAM Tracker
von: Qureshi, Moinuddin, et al.
Veröffentlicht: (2024)

DRAMScope: Uncovering DRAM Microarchitecture and Characteristics by Issuing Memory Commands
von: Nam, Hwayong, et al.
Veröffentlicht: (2024)

RowPress: Amplifying Read Disturbance in Modern DRAM Chips
von: Luo, Haocong, et al.
Veröffentlicht: (2023)

ARTEMIS: A Mixed Analog-Stochastic In-DRAM Accelerator for Transformer Neural Networks
von: Afifi, Salma, et al.
Veröffentlicht: (2024)