:: Library Catalog

Copertina

Salvato in:

Dettagli Bibliografici
Autori principali:	Behboudi, Noushin, Kamal, Mehdi, Afzali-Kusha, Ali
Natura:	Preprint
Pubblicazione:	2024
Soggetti:	Hardware Architecture
Accesso online:	https://arxiv.org/abs/2409.08286
Tags:	Aggiungi Tag Nessun Tag, puoi essere il primo ad aggiungerne!!

Documenti analoghi

Multi-Dimensional Vector ISA Extension for Mobile In-Cache Computing
di: Khadem, Alireza, et al.
Pubblicazione: (2025)

Late Breaking Results: A RISC-V ISA Extension for Chaining in Scalar Processors
di: Colagrande, Luca, et al.
Pubblicazione: (2025)

AGON: Automated Design Framework for Customizing Processors from ISA Documents
di: Li, Chongxiao, et al.
Pubblicazione: (2024)

VMXDOTP: A RISC-V Vector ISA Extension for Efficient Microscaling (MX) Format Acceleration
di: Wipfli, Max, et al.
Pubblicazione: (2026)

Algorithms for Improving the Automatically Synthesized Instruction Set of an Extensible Processor
di: Sovietov, Peter
Pubblicazione: (2024)

IzhiRISC-V -- a RISC-V-based Processor with Custom ISA Extension for Spiking Neuron Networks Processing with Izhikevich Neurons
di: Szczerek, Wiktor J., et al.
Pubblicazione: (2025)

Hypervisor Extension for a RISC-V Processor
di: Gauchola, Jaume, et al.
Pubblicazione: (2024)

MXDOTP: A RISC-V ISA Extension for Enabling Microscaling (MX) Floating-Point Dot Products
di: İslamoğlu, Gamze, et al.
Pubblicazione: (2025)

Building a Reusable and Extensible Automatic Compiler Infrastructure for Reconfigurable Devices
di: Zang, Zhenya, et al.
Pubblicazione: (2023)

Design, Implementation and Evaluation of the SVNAPOT Extension on a RISC-V Processor
di: Papadopoulos, Nikolaos-Charalampos, et al.
Pubblicazione: (2024)

MERE: Hardware-Software Co-Design for Masking Cache Miss Latency in Embedded Processors
di: You, Dean, et al.
Pubblicazione: (2025)

Modeling the Energy Consumption of the HEVC Software Encoding Process using Processor events
di: Ramasubbu, Geetha, et al.
Pubblicazione: (2024)

VEXP: A Low-Cost RISC-V ISA Extension for Accelerated Softmax Computation in Transformers
di: Wang, Run, et al.
Pubblicazione: (2025)

ARC: DVFS-Aware Asymmetric-Retention STT-RAM Caches for Energy-Efficient Multicore Processors
di: Gajaria, Dhruv, et al.
Pubblicazione: (2024)

MX: Enhancing RISC-V's Vector ISA for Ultra-Low Overhead, Energy-Efficient Matrix Multiplication
di: Perotti, Matteo, et al.
Pubblicazione: (2024)

MiniFloat-NN and ExSdotp: An ISA Extension and a Modular Open Hardware Unit for Low-Precision Training on RISC-V cores
di: Bertaccini, Luca, et al.
Pubblicazione: (2022)

KeyVisor -- A Lightweight ISA Extension for Protected Key Handles with CPU-enforced Usage Policies
di: Schwarz, Fabian, et al.
Pubblicazione: (2024)

MENAGE: Mixed-Signal Event-Driven Neuromorphic Accelerator for Edge Applications
di: Abdollahi, Armin, et al.
Pubblicazione: (2024)

IC-D2S: A Hybrid Ising-Classical-Machines Data-Driven QUBO Solver Method
di: Abdollahi, Armin, et al.
Pubblicazione: (2025)

ARCANE: Adaptive RISC-V Cache Architecture for Near-memory Extensions
di: Petrolo, Vincenzo, et al.
Pubblicazione: (2025)

PIMSIM-NN: An ISA-based Simulation Framework for Processing-in-Memory Accelerators
di: Wang, Xinyu, et al.
Pubblicazione: (2024)

MaRVIn: A Cross-Layer Mixed-Precision RISC-V Framework for DNN Inference, from ISA Extension to Hardware Acceleration
di: Armeniakos, Giorgos, et al.
Pubblicazione: (2025)

Limited Read-Write/Set Hardware Transactional Memory without modifying the ISA or the Coherence Protocol
di: Kafousis, Konstantinos
Pubblicazione: (2025)

HDLFORGE: A Two-Stage Multi-Agent Framework for Efficient Verilog Code Generation with Adaptive Model Escalation
di: Abdollahi, Armin, et al.
Pubblicazione: (2026)

Enabling Deterministic User-Level Interrupts in Real-Time Processors via Hardware Extension
di: Yang, Hongbin, et al.
Pubblicazione: (2026)

Large Processor Chip Model
di: Chang, Kaiyan, et al.
Pubblicazione: (2025)

A Novel Extensible Simulation Framework for CXL-Enabled Systems
di: An, Yuda, et al.
Pubblicazione: (2024)

SAMIPS: A Synthesised Asynchronous Processor
di: Zhang, Qianyi, et al.
Pubblicazione: (2024)

An Analytical and Empirical Investigation of Tag Partitioning for Energy-Efficient Reliable Cache
di: Cheshmikhani, Elham, et al.
Pubblicazione: (2025)

Banked Memories for Soft SIMT Processors
di: Langhammer, Martin, et al.
Pubblicazione: (2025)

iThermTroj: Exploiting Intermittent Thermal Trojans in Multi-Processor System-on-Chips
di: Elahi, Mehdi, et al.
Pubblicazione: (2025)

A 950 MHz SIMT Soft Processor
di: Langhammer, Martin, et al.
Pubblicazione: (2025)

ACT: Automatically Generating Compiler Backends from Tensor Accelerator ISA Descriptions
di: Jain, Devansh, et al.
Pubblicazione: (2025)

Web-Based Simulator of Superscalar RISC-V Processors
di: Jaros, Jiri, et al.
Pubblicazione: (2024)

Implementation of Compute Intensive Algorithms on Software Configurable Processor
di: Ganesha, et al.
Pubblicazione: (2025)

Duet: Creating Harmony between Processors and Embedded FPGAs
di: Li, Ang, et al.
Pubblicazione: (2023)

Neuromorphic Processor Employing FPGA Technology with Universal Interconnections
di: Harlikar, Pracheta, et al.
Pubblicazione: (2025)

TimingLLM: A Two-Stage Retrieval-Augmented Framework for Pre-Synthesis Timing Prediction from Verilog
di: Abdollahi, Armin, et al.
Pubblicazione: (2026)

Functional ISS-Driven Verification of Superscalar RISC-V Processors
di: Galimberti, Andrea, et al.
Pubblicazione: (2024)

Floating Point HUB Adder for RISC-V Sargantana Processor
di: Bandera, Gerardo, et al.
Pubblicazione: (2024)