Buchumschlag

Hardware/Algorithm Co-design for Real-Time I/O Control with Improved Timing Accuracy and Robustness

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Jiang, Zhe, Zhao, Shuai, Wei, Ran, Si, Xin, Chen, Gang, Guan, Nan
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Hardware Architecture C.3; D.4.7
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

MESC: Re-thinking Algorithmic Priority and/or Criticality Inversions for Heterogeneous MCSs
von: Guan, Jiapeng, et al.
Veröffentlicht: (2024)

Arm DynamIQ Shared Unit and Real-Time: An Empirical Evaluation
von: Pradhan, Ashutosh, et al.
Veröffentlicht: (2025)

MERE: Hardware-Software Co-Design for Masking Cache Miss Latency in Embedded Processors
von: You, Dean, et al.
Veröffentlicht: (2025)

CIM-Tuner: Balancing the Compute and Storage Capacity of SRAM-CIM Accelerator via Hardware-mapping Co-exploration
von: Chen, Jinwu, et al.
Veröffentlicht: (2026)

Real Time Evolvable Hardware for Optimal Reconfiguration of Cusp-Like Pulse Shapers
von: Lanchares, Juan, et al.
Veröffentlicht: (2024)

Hardware-Software Co-design for 3D-DRAM-based LLM Serving Accelerator
von: Li, Cong, et al.
Veröffentlicht: (2026)

NeoMem: Hardware/Software Co-Design for CXL-Native Memory Tiering
von: Zhou, Zhe, et al.
Veröffentlicht: (2024)

METRO: A Software-Hardware Co-Design of Interconnections for Spatial DNN Accelerators
von: Wang, Zhao, et al.
Veröffentlicht: (2021)

SentryCore: A RISC-V Co-Processor System for Safe, Real-Time Control Applications
von: Rogenmoser, Michael, et al.
Veröffentlicht: (2024)

Inclusive-PIM: Hardware-Software Co-design for Broad Acceleration on Commercial PIM Architectures
von: Alsop, Johnathan, et al.
Veröffentlicht: (2023)

A Hardware-Based Multi-Stage Dynamic Power Management Architecture for Autonomous Low-Light Operation
von: Kouzinopoulos, Charalampos S., et al.
Veröffentlicht: (2026)

HSCO-Bench: An Agent-Driven End-to-End Hardware-Software Co-design Benchmark for Systems-on-Chip
von: Tsai, Pei-Huan, et al.
Veröffentlicht: (2026)

SkyByte: Architecting an Efficient Memory-Semantic CXL-based SSD with OS and Hardware Co-design
von: Zhang, Haoyang, et al.
Veröffentlicht: (2025)

TOM: A Ternary Read-only Memory Accelerator for LLM-powered Edge Intelligence
von: Guan, Hongyi, et al.
Veröffentlicht: (2026)

Harmonia: Algorithm-Hardware Co-Design for Memory- and Compute-Efficient BFP-based LLM Inference
von: Wang, Xinyu, et al.
Veröffentlicht: (2026)

CogSys: Efficient and Scalable Neurosymbolic Cognition System via Algorithm-Hardware Co-Design
von: Wan, Zishen, et al.
Veröffentlicht: (2025)

ARMOR: Robust and Efficient CNN-Based SAR ATR through Model-Hardware Co-Design
von: Wickramasinghe, Sachini, et al.
Veröffentlicht: (2026)

Hardware Efficient Accelerator for Spiking Transformer With Reconfigurable Parallel Time Step Computing
von: Chen, Bo-Yu, et al.
Veröffentlicht: (2025)

Understanding Inference-Time Token Allocation and Coverage Limits in Agentic Hardware Verification
von: Patel, Vihaan, et al.
Veröffentlicht: (2026)

Insights from Rights and Wrongs: A Large Language Model for Solving Assertion Failures in RTL Design
von: Zhou, Jie, et al.
Veröffentlicht: (2025)

SpeedLLM: An FPGA Co-design of Large Language Model Inference Accelerator
von: Wang, Peipei, et al.
Veröffentlicht: (2025)

From Characterization to Microarchitecture: Designing an Elegant and Reliable BFP-Based NPU
von: Zhang, Jie, et al.
Veröffentlicht: (2026)

Enabling Deterministic User-Level Interrupts in Real-Time Processors via Hardware Extension
von: Yang, Hongbin, et al.
Veröffentlicht: (2026)

Analyzing and Improving Hardware Modeling of Accel-Sim
von: Huerta, Rodrigo, et al.
Veröffentlicht: (2024)

Anvil: A General-Purpose Timing-Safe Hardware Description Language
von: Yu, Jason Zhijingcheng, et al.
Veröffentlicht: (2025)

Algorithm and Hardware Co-Design for Efficient Complex-Valued Uncertainty Estimation
von: Zhang, Zehuan, et al.
Veröffentlicht: (2026)

APSQ: Additive Partial Sum Quantization with Algorithm-Hardware Co-Design
von: Tan, Yonghao, et al.
Veröffentlicht: (2025)

RTGPU: Real-Time Computing with Graphics Processing Units
von: Gheibi-Fetrat, Atiyeh, et al.
Veröffentlicht: (2025)

SoftmAP: Software-Hardware Co-design for Integer-Only Softmax on Associative Processors
von: Rakka, Mariam, et al.
Veröffentlicht: (2024)

SOLE: Hardware-Software Co-design of Softmax and LayerNorm for Efficient Transformer Inference
von: Wang, Wenxun, et al.
Veröffentlicht: (2025)

GenPairX: A Hardware-Algorithm Co-Designed Accelerator for Paired-End Read Mapping
von: Eudine, Julien, et al.
Veröffentlicht: (2026)

GenDRAM:Hardware-Software Co-Design of General Platform in DRAM
von: Lu, Tsung-Han, et al.
Veröffentlicht: (2026)

DRACO: Co-design for DSP-Efficient Rigid Body Dynamics Accelerator
von: Liu, Xingyu, et al.
Veröffentlicht: (2025)

STI-SNN: A 0.14 GOPS/W/PE Single-Timestep Inference FPGA-based SNN Accelerator with Algorithm and Hardware Co-Design
von: Wang, Kainan, et al.
Veröffentlicht: (2025)

AIM: Software and Hardware Co-design for Architecture-level IR-drop Mitigation in High-performance PIM
von: Zhang, Yuanpeng, et al.
Veröffentlicht: (2025)

Accelerating PageRank Algorithmic Tasks with a new Programmable Hardware Architecture
von: Chowdhury, Md Rownak Hossain, et al.
Veröffentlicht: (2024)

History-Aware Trajectory k-Anonymization Using an FPGA-Based Hardware Accelerator for Real-Time Location Services
von: Nakano, Hiroshi, et al.
Veröffentlicht: (2025)

Cocco: Hardware-Mapping Co-Exploration towards Memory Capacity-Communication Optimization
von: Tan, Zhanhong, et al.
Veröffentlicht: (2024)

FireBridge: Cycle-Accurate Hardware + Firmware Co-Verification for Modern Accelerators
von: Abarajithan, G, et al.
Veröffentlicht: (2026)

Hardware-Software Co-Design for Accelerating Transformer Inference Leveraging Compute-in-Memory
von: Kim, Dong Eun, et al.
Veröffentlicht: (2025)