Location is Key: Leveraging Large Language Model for Functional Bug Localization in Verilog

Fuente: arXiv

Enregistré dans:

Détails bibliographiques
Auteurs principaux:	Yao, Bingkun, Wang, Ning, Zhou, Jie, Wang, Xi, Gao, Hong, Jiang, Zhe, Guan, Nan
Format:	Preprint
Publié:	2024
Sujets:	Hardware Architecture Artificial Intelligence
Accès en ligne:	Acceder al recurso
Tags:	Ajouter un tag Pas de tags, Soyez le premier à ajouter un tag!

Internet

https://arxiv.org/abs/2409.15186