Buchumschlag

Design of a Reformed Array Logic Binary Multiplier for High-Speed Computations

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Mohammad, Sakib, Haniotakis, Themistoklis
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

A Logic-Reuse Approach to Nibble-based Multiplier Design for Low Power Vector Computing
von: Chowdhury, Md Rownak Hossain, et al.
Veröffentlicht: (2026)

DOMAC: Differentiable Optimization for High-Speed Multipliers and Multiply-Accumulators
von: Xue, Chenhao, et al.
Veröffentlicht: (2025)

Small Logic-based Multipliers with Incomplete Sub-Multipliers for FPGAs
von: Böttcher, Andreas, et al.
Veröffentlicht: (2024)

Multiplier Design Addressing Area-Delay Trade-offs by using DSP and Logic resources on FPGAs
von: Böttcher, Andreas, et al.
Veröffentlicht: (2024)

HPR-Mul: An Area and Energy-Efficient High-Precision Redundancy Multiplier by Approximate Computing
von: Vafaei, Jafar, et al.
Veröffentlicht: (2024)

UFO-MAC: A Unified Framework for Optimization of High-Performance Multipliers and Multiply-Accumulators
von: Zuo, Dongsheng, et al.
Veröffentlicht: (2024)

tubGEMM: Energy-Efficient and Sparsity-Effective Temporal-Unary-Binary Based Matrix Multiply Unit
von: Vellaisamy, Prabhu, et al.
Veröffentlicht: (2024)

Hardware-Efficient CNNs: Interleaved Approximate FP32 Multipliers for Kernel Computation
von: Gowda, Bindu G, et al.
Veröffentlicht: (2025)

Assessing the Performance of Stateful Logic in 1-Selector-1-RRAM Crossbar Arrays
von: Tyagi, Arjun, et al.
Veröffentlicht: (2024)

Efficient Multi-Cycle Folded Integer Multipliers
von: Houraniah, Ahmad, et al.
Veröffentlicht: (2023)

Weight Transformations in Bit-Sliced Crossbar Arrays for Fault Tolerant Computing-in-Memory: Design Techniques and Evaluation Framework
von: Malhotra, Akul, et al.
Veröffentlicht: (2025)

Monolithic 3D Integration for Null Convention Logic (NCL)-Based Asynchronous Circuits
von: Zhang, Xiameng, et al.
Veröffentlicht: (2026)

An Architectural Error Metric for CNN-Oriented Approximate Multipliers
von: Liu, Ao, et al.
Veröffentlicht: (2024)

An Energy-Efficient Approximate Posit Multiply-Divide Unit
von: Thotli, Rishi, et al.
Veröffentlicht: (2026)

Leveraging Highly Approximated Multipliers in DNN Inference
von: Zervakis, Georgios, et al.
Veröffentlicht: (2024)

Efficient CMOS Invertible Logic Using Stochastic Computing
von: Smithson, Sean C., et al.
Veröffentlicht: (2026)

BinSparX: Sparsified Binary Neural Networks for Reduced Hardware Non-Idealities in Xbar Arrays
von: Malhotra, Akul, et al.
Veröffentlicht: (2024)

On the Systematic Creation of Faithfully Rounded Commutative Truncated Booth Multipliers
von: Drane, Theo, et al.
Veröffentlicht: (2024)

AXON: An Automated Netlist Optimization Framework for High-Speed Adders
von: Yang, Tiantian, et al.
Veröffentlicht: (2026)

HALOC-AxA: An Area/-Energy-Efficient Approximate Adder for Image Processing Application
von: Ziad, Hasnain A., et al.
Veröffentlicht: (2025)

FPGA-Based Multiplier with a New Approximate Full Adder for Error-Resilient Applications
von: Ranjbar, Ali, et al.
Veröffentlicht: (2025)

Analyzing the capabilities of HLS and RTL tools in the design of an FPGA Montgomery Multiplier
von: Ifrim, Rares, et al.
Veröffentlicht: (2025)

Configurable Multi-Port Memory Architecture for High-Speed Data Communication
von: Dhakad, Narendra Singh, et al.
Veröffentlicht: (2024)

OmniSim: Simulating Hardware with C Speed and RTL Accuracy for High-Level Synthesis Designs
von: Sarkar, Rishov, et al.
Veröffentlicht: (2025)

Floating-Point Multiply-Add with Approximate Normalization for Low-Cost Matrix Engines
von: Alexandridis, Kosmas, et al.
Veröffentlicht: (2024)

Hardware-Efficient Accurate 4-bit Multiplier for Xilinx 7 Series FPGAs
von: Kida, Misaki, et al.
Veröffentlicht: (2025)

Count2Multiply: Reliable In-Memory High-Radix Counting
von: de Lima, João Paulo Cardoso, et al.
Veröffentlicht: (2024)

Jack Unit: An Area- and Energy-Efficient Multiply-Accumulate (MAC) Unit Supporting Diverse Data Formats
von: Noh, Seock-Hwan, et al.
Veröffentlicht: (2025)

Combined power management and congestion control in High-Speed Ethernet-based Networks for Supercomputers and Data Centers
von: de la Rosa, Miguel Sánchez, et al.
Veröffentlicht: (2025)

FastCaps: A Design Methodology for Accelerating Capsule Network on Field Programmable Gate Arrays
von: Rahoof, Abdul, et al.
Veröffentlicht: (2025)

FlexCross: High-Speed and Flexible Packet Processing via a Crosspoint-Queued Crossbar
von: Zyla, Klajd, et al.
Veröffentlicht: (2024)

Extracting TCPIP Headers at High Speed for the Anonymized Network Traffic Graph Challenge
von: Han, Zhaoyang, et al.
Veröffentlicht: (2024)

A Novel FPGA-based CNN Hardware Accelerator: Optimization for Convolutional Layers using Karatsuba Ofman Multiplier
von: Sarkar, Amit
Veröffentlicht: (2024)

RHS-TRNG: A Resilient High-Speed True Random Number Generator Based on STT-MTJ Device
von: Fu, Siqing, et al.
Veröffentlicht: (2023)

Implementation of a 8-bit Wallace Tree Multiplier
von: Biswas, Ayan, et al.
Veröffentlicht: (2025)

WideSA: A High Array Utilization Mapping Scheme for Uniform Recurrences on the Versal ACAP Architecture
von: Dai, Tuo, et al.
Veröffentlicht: (2024)

RL-MUL 2.0: Multiplier Design Optimization with Parallel Deep Reinforcement Learning and Space Reduction
von: Zuo, Dongsheng, et al.
Veröffentlicht: (2024)

Hamun: An Approximate Computation Method to Prolong the Lifespan of ReRAM-Based Accelerators
von: Sabri, Mohammad, et al.
Veröffentlicht: (2025)

Design of a 64-bit SQRT-CSLA with Reduced Area and High-Speed Applications in Low Power VLSI Circuits
von: Pallavi, CH., et al.
Veröffentlicht: (2024)

A "New Ara" for Vector Computing: An Open Source Highly Efficient RISC-V V 1.0 Vector Processor Design
von: Perotti, Matteo, et al.
Veröffentlicht: (2022)