Buchumschlag

RTL2M$μ$PATH: Multi-$μ$PATH Synthesis with Applications to Hardware Security Verification

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Hsiao, Yao, Nikoleris, Nikos, Khyzha, Artem, Mulligan, Dominic P., Petri, Gustavo, Fletcher, Christopher W., Trippel, Caroline
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Cryptography and Security Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

QTFlow: Quantitative Timing-Sensitive Information Flow for Security-Aware Hardware Design on RTL
von: Reimann, Lennart M., et al.
Veröffentlicht: (2024)

Analyzing and Exploiting Branch Mispredictions in Microcode
von: Mosier, Nicholas, et al.
Veröffentlicht: (2025)

RTL-Breaker: Assessing the Security of LLMs against Backdoor Attacks on HDL Code Generation
von: Mankali, Lakshmi Likhitha, et al.
Veröffentlicht: (2024)

Bridging the Gap between Hardware Fuzzing and Industrial Verification
von: Ma, Ruiyang, et al.
Veröffentlicht: (2025)

High-Security Hardware Module with PUF and Hybrid Cryptography for Data Security
von: Amael, Joshua Tito, et al.
Veröffentlicht: (2024)

Security Properties for Open-Source Hardware Designs
von: Rogers, Jayden, et al.
Veröffentlicht: (2024)

Formal Verification of Secure Encrypted Virtualization
von: Weerasena, Hansika, et al.
Veröffentlicht: (2026)

Efficient and Lightweight In-memory Computing Architecture for Hardware Security
von: Ajmi, Hala, et al.
Veröffentlicht: (2022)

Modern Hardware Security: A Review of Attacks and Countermeasures
von: Mishra, Jyotiprakash, et al.
Veröffentlicht: (2025)

TrojanGYM: A Detector-in-the-Loop LLM for Adaptive RTL Hardware Trojan Insertion
von: Sreekumar, Saideep, et al.
Veröffentlicht: (2026)

Secure Software/Hardware Hybrid In-Field Testing for System-on-Chip
von: Mulhem, Saleh, et al.
Veröffentlicht: (2024)

μRL: Discovering Transient Execution Vulnerabilities Using Reinforcement Learning
von: Tol, M. Caner, et al.
Veröffentlicht: (2025)

"vcd2df" -- Leveraging Data Science Insights for Hardware Security Research
von: Deutschbein, Calvin, et al.
Veröffentlicht: (2025)

SVAgent: AI Agent for Hardware Security Verification Assertion
von: Guo, Rui, et al.
Veröffentlicht: (2025)

An FPGA-Based Open-Source Hardware-Software Framework for Side-Channel Security Research
von: Zoni, Davide, et al.
Veröffentlicht: (2024)

SCARF: Securing Chips with a Robust Framework against Fabrication-time Hardware Trojans
von: Eslami, Mohammad, et al.
Veröffentlicht: (2024)

SafeTune: Mitigating Data Poisoning in LLM Fine-Tuning for RTL Code Generation
von: Rezakhani, Mahshid, et al.
Veröffentlicht: (2026)

RTL Verification for Secure Speculation Using Contract Shadow Logic
von: Tan, Qinhan, et al.
Veröffentlicht: (2024)

AMAZE: Accelerated MiMC Hardware Architecture for Zero-Knowledge Applications on the Edge
von: Ahmed, Anees, et al.
Veröffentlicht: (2024)

Power Side-Channel Analysis of the CVA6 RISC-V Core at the RTL Level Using VeriSide
von: Farnaghinejad, Behnam, et al.
Veröffentlicht: (2025)

PoSyn: Secure Power Side-Channel Aware Synthesis
von: Srivastava, Amisha, et al.
Veröffentlicht: (2025)

LLMs for Secure Hardware Design and Related Problems: Opportunities and Challenges
von: Knechtel, Johann, et al.
Veröffentlicht: (2026)

IMS: Intelligent Hardware Monitoring System for Secure SoCs
von: Foudhaili, Wadid, et al.
Veröffentlicht: (2026)

aLEAKator: HDL Mixed-Domain Simulation for Masked Hardware \& Software Formal Verification
von: Amiot, Noé, et al.
Veröffentlicht: (2025)

Presto: Hardware Acceleration of Ciphers for Hybrid Homomorphic Encryption
von: Jeon, Yeonsoo, et al.
Veröffentlicht: (2025)

CarbonPATH: Carbon-aware pathfinding and architecture optimization for chiplet-based AI systems
von: Sudarshan, Chetan Choppali, et al.
Veröffentlicht: (2026)

RTeAAL Sim: Using Tensor Algebra to Represent and Accelerate RTL Simulation (Extended Version)
von: Zhu, Yan, et al.
Veröffentlicht: (2026)

Per-Row Activation Counting on Real Hardware: Demystifying Performance Overheads
von: Kim, Jumin, et al.
Veröffentlicht: (2025)

TroLL: Exploiting Structural Similarities between Logic Locking and Hardware Trojans
von: Liu, Yuntao, et al.
Veröffentlicht: (2023)

Palermo: Improving the Performance of Oblivious Memory using Protocol-Hardware Co-Design
von: Ye, Haojie, et al.
Veröffentlicht: (2024)

Towards Closing the Performance Gap for Cryptographic Kernels Between CPUs and Specialized Hardware
von: Zhang, Naifeng, et al.
Veröffentlicht: (2025)

Efficient Hardware Implementation of Modular Multiplier over GF (2m) on FPGA
von: Kumari, Ruby, et al.
Veröffentlicht: (2025)

An Efficient Algorithm for Modulus Operation and Its Hardware Implementation in Prime Number Calculation
von: Wijesinghe, W. A. Susantha
Veröffentlicht: (2024)

Security Enclave Architecture for Heterogeneous Security Primitives for Supply-Chain Attacks
von: Raj, Kshitij, et al.
Veröffentlicht: (2025)

Secure Scattered Memory: Rethinking Secure Enclave Memory with Secret Sharing
von: Geng, Haoran, et al.
Veröffentlicht: (2024)

CounterPoint: Using Hardware Event Counters to Refute and Refine Microarchitectural Assumptions (Extended Version)
von: Lindsay, Nick, et al.
Veröffentlicht: (2026)

Enabling Deterministic User-Level Interrupts in Real-Time Processors via Hardware Extension
von: Yang, Hongbin, et al.
Veröffentlicht: (2026)

ModSRAM: Algorithm-Hardware Co-Design for Large Number Modular Multiplication in SRAM
von: Ku, Jonathan, et al.
Veröffentlicht: (2024)

ChipletQuake: On-die Digital Impedance Sensing for Chiplet and Interposer Verification
von: Monfared, Saleh Khalaj, et al.
Veröffentlicht: (2025)

TroLLoc: Logic Locking and Layout Hardening for IC Security Closure against Hardware Trojans
von: Wang, Fangzhou, et al.
Veröffentlicht: (2024)