Using a Performance Model to Implement a Superscalar CVA6

Documenti analoghi

• CVA6S+: A Superscalar RISC-V Core with High-Throughput Memory Architecture
  di: Tedeschi, Riccardo, et al.
  Pubblicazione: (2025)
• Efficient Trace for RISC-V: Design, Evaluation, and Integration in CVA6
  di: Laghi, Umberto, et al.
  Pubblicazione: (2025)
• Web-Based Simulator of Superscalar RISC-V Processors
  di: Jaros, Jiri, et al.
  Pubblicazione: (2024)
• Functional ISS-Driven Verification of Superscalar RISC-V Processors
  di: Galimberti, Andrea, et al.
  Pubblicazione: (2024)
• Efficient Read-Port-Count Reduction Schemes for the Centralized Physical Register File in a Superscalar Microprocessor
  di: Los, Denis
  Pubblicazione: (2025)