Buchumschlag

Using a Performance Model to Implement a Superscalar CVA6

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Allart, Côme, Coulon, Jean-Roch, Sintzoff, André, Potin, Olivier, Rigaud, Jean-Baptiste
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

CVA6S+: A Superscalar RISC-V Core with High-Throughput Memory Architecture
von: Tedeschi, Riccardo, et al.
Veröffentlicht: (2025)

Efficient Trace for RISC-V: Design, Evaluation, and Integration in CVA6
von: Laghi, Umberto, et al.
Veröffentlicht: (2025)

Web-Based Simulator of Superscalar RISC-V Processors
von: Jaros, Jiri, et al.
Veröffentlicht: (2024)

Functional ISS-Driven Verification of Superscalar RISC-V Processors
von: Galimberti, Andrea, et al.
Veröffentlicht: (2024)

Efficient Read-Port-Count Reduction Schemes for the Centralized Physical Register File in a Superscalar Microprocessor
von: Los, Denis
Veröffentlicht: (2025)

QiMeng-CPU-v2: Automated Superscalar Processor Design by Learning Data Dependencies
von: Cheng, Shuyao, et al.
Veröffentlicht: (2025)

CVA6-VMRT: A Modular Approach Towards Time-Predictable Virtual Memory in a 64-bit Application Class RISC-V Processor
von: Reinwardt, Christopher, et al.
Veröffentlicht: (2025)

Power Side-Channel Analysis of the CVA6 RISC-V Core at the RTL Level Using VeriSide
von: Farnaghinejad, Behnam, et al.
Veröffentlicht: (2025)

MEEK: Re-thinking Heterogeneous Parallel Error Detection Architecture for Real-World OoO Superscalar Processors
von: Jiang, Zhe, et al.
Veröffentlicht: (2025)

Ramping Up Open-Source RISC-V Cores: Assessing the Energy Efficiency of Superscalar, Out-of-Order Execution
von: Fu, Zexin, et al.
Veröffentlicht: (2025)

CVA6-CFI: A First Glance at RISC-V Control-Flow Integrity Extensions
von: Manoni, Simone, et al.
Veröffentlicht: (2026)

A Resource-Driven Approach for Implementing CNNs on FPGAs Using Adaptive IPs
von: Magalhães, Philippe, et al.
Veröffentlicht: (2025)

FireGuard: A Generalized Microarchitecture for Fine-Grained Security Analysis on OoO Superscalar Cores
von: Jiang, Zhe, et al.
Veröffentlicht: (2025)

Design and Implementation of Washing Machine HUD Using FPGAs
von: Stites, Norman, et al.
Veröffentlicht: (2025)

smallNet: Implementation of a convolutional layer in tiny FPGAs
von: Bascuñán, Fernanda Zapata, et al.
Veröffentlicht: (2025)

Design, Implementation and Evaluation of the SVNAPOT Extension on a RISC-V Processor
von: Papadopoulos, Nikolaos-Charalampos, et al.
Veröffentlicht: (2024)

Implementation and Evaluation of Stable Diffusion on a General-Purpose CGLA Accelerator
von: Ando, Takuto, et al.
Veröffentlicht: (2025)

Unlocking the AMD Neural Processing Unit for ML Training on the Client Using Bare-Metal-Programming Tools
von: Rösti, André, et al.
Veröffentlicht: (2025)

Striking the Balance: GEMM Performance Optimization Across Generations of Ryzen AI NPUs
von: Taka, Endri, et al.
Veröffentlicht: (2025)

Variability-Aware Noise-Induced Dynamic Instability of Ultra-Low-Voltage SRAM Bitcells
von: Van Brandt, Léopold, et al.
Veröffentlicht: (2024)

AMD Versal Implementations of FAM and SSCA Estimators
von: Li, Carol Jingyi, et al.
Veröffentlicht: (2025)

Modeling and Optimizing Performance Bottlenecks for Neuromorphic Accelerators
von: Yik, Jason, et al.
Veröffentlicht: (2025)

A Power-Efficient Hardware Implementation of L-Mul
von: Chen, Ruiqi, et al.
Veröffentlicht: (2024)

Implementation of Compute Intensive Algorithms on Software Configurable Processor
von: Ganesha, et al.
Veröffentlicht: (2025)

Design and Implementation of BNN-Based Object Detection on FPGA
von: Zhao, Xuyu, et al.
Veröffentlicht: (2026)

Efficient Implementation of RISC-V Vector Permutation Instructions
von: Titopoulos, Vasileios, et al.
Veröffentlicht: (2025)

Implementation and Analysis of Thermometer Encoding in DWN FPGA Accelerators
von: Mecik, Michael, et al.
Veröffentlicht: (2025)

STAR: Improving Lifetime and Performance of High-Capacity Modern SSDs Using State-Aware Randomizer
von: Kwon, Omin, et al.
Veröffentlicht: (2025)

Implementing and Optimizing the Scaled Dot-Product Attention on Streaming Dataflow
von: Sohn, Gina, et al.
Veröffentlicht: (2024)

Binary Neural Network Implementation for Handwritten Digit Recognition on FPGA
von: Ertörer, Emir Devlet, et al.
Veröffentlicht: (2025)

The xPU-athalon: Quantifying the Competition of AI Acceleration
von: Golden, Alicia, et al.
Veröffentlicht: (2026)

Efficient Implementation of an Adaptive Transformer Accelerator for Massive MIMO Outdoor Localization
von: Yaman, Ilayda, et al.
Veröffentlicht: (2026)

A Survey on LUT-based Deep Neural Networks Implemented in FPGAs
von: Guo, Zeyu
Veröffentlicht: (2025)

A RISC-V SOC for Terahertz IoT Devices: Implementation and design challenges
von: Zhong, Xinchao, et al.
Veröffentlicht: (2024)

PPU: Design and Implementation of a Pipelined Full Posit Processing Unit
von: Rossi, Federico, et al.
Veröffentlicht: (2023)

HWE-Bench: Can Language Models Perform Board-level Schematic Designs?
von: Qiu, Weibo, et al.
Veröffentlicht: (2026)

Advancing Cloud Computing Capabilities on gem5 by Implementing the RISC-V Hypervisor Extension
von: Fragkoulis, George-Marios, et al.
Veröffentlicht: (2024)

Hardware vs. Software Implementation of Warp-Level Features in Vortex RISC-V GPU
von: Pu, Huanzhi, et al.
Veröffentlicht: (2025)

Implementing and Optimizing an Open-Source SD-card Host Controller for RISC-V SoCs
von: Vanoni, Axel, et al.
Veröffentlicht: (2026)

An Efficient Hardware Implementation of Elliptic Curve Point Multiplication over $GF(2^m)$ on FPGA
von: Kumari, Ruby, et al.
Veröffentlicht: (2025)