:: Library Catalog

Buchumschlag

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Delavari, Arvin, Ghoreishy, Faraz, Shahhoseini, Hadi Shahriar, Mirzakuchaki, Sattar
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Hardware Architecture
Online-Zugang:	https://arxiv.org/abs/2410.07027
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

A Reconfigurable Approximate Computing RISC-V Platform for Fault-Tolerant Applications
von: Delavari, Arvin, et al.
Veröffentlicht: (2024)

Dynamic Power Control in a Hardware Neural Network with Error-Configurable MAC Units
von: Ghaderi, Maedeh, et al.
Veröffentlicht: (2024)

Optimizing Energy Efficiency in Subthreshold RISC-V Cores
von: Djupdal, Asbjørn, et al.
Veröffentlicht: (2025)

Runtime Energy Monitoring for RISC-V Soft-Cores
von: Scionti, Alberto, et al.
Veröffentlicht: (2025)

Ramping Up Open-Source RISC-V Cores: Assessing the Energy Efficiency of Superscalar, Out-of-Order Execution
von: Fu, Zexin, et al.
Veröffentlicht: (2025)

SentryCore: A RISC-V Co-Processor System for Safe, Real-Time Control Applications
von: Rogenmoser, Michael, et al.
Veröffentlicht: (2024)

Using Formal Verification to Evaluate Single Event Upsets in a RISC-V Core
von: Xue, Bing, et al.
Veröffentlicht: (2024)

Dual-Issue Execution of Mixed Integer and Floating-Point Workloads on Energy-Efficient In-Order RISC-V Cores
von: Colagrande, Luca, et al.
Veröffentlicht: (2025)

Design, Implementation and Evaluation of the SVNAPOT Extension on a RISC-V Processor
von: Papadopoulos, Nikolaos-Charalampos, et al.
Veröffentlicht: (2024)

MultiVic: A Time-Predictable RISC-V Multi-Core Processor Optimized for Neural Network Inference
von: Kirschner, Maximilian, et al.
Veröffentlicht: (2025)

RISC-Q: A Generator for Real-Time Quantum Control System-on-Chips Compatible with RISC-V
von: Liu, Junyi, et al.
Veröffentlicht: (2025)

Decoupled Control Flow and Data Access in RISC-V GPGPUs
von: Sarda, Giuseppe M., et al.
Veröffentlicht: (2025)

Spatz: Clustering Compact RISC-V-Based Vector Units to Maximize Computing Efficiency
von: Perotti, Matteo, et al.
Veröffentlicht: (2023)

Spatzformer: An Efficient Reconfigurable Dual-Core RISC-V V Cluster for Mixed Scalar-Vector Workloads
von: Perotti, Matteo, et al.
Veröffentlicht: (2024)

CVA6S+: A Superscalar RISC-V Core with High-Throughput Memory Architecture
von: Tedeschi, Riccardo, et al.
Veröffentlicht: (2025)

Efficient Trace for RISC-V: Design, Evaluation, and Integration in CVA6
von: Laghi, Umberto, et al.
Veröffentlicht: (2025)

Hypervisor Extension for a RISC-V Processor
von: Gauchola, Jaume, et al.
Veröffentlicht: (2024)

WebRISC-V: A 64-bit RISC-V Pipeline Simulator for Computer Architecture Classes
von: Giorgi, Roberto, et al.
Veröffentlicht: (2025)

Wildcat: Educational RISC-V Microprocessors
von: Schoeberl, Martin
Veröffentlicht: (2025)

Late Breaking Results: Boosting Efficient Dual-Issue Execution on Lightweight RISC-V Cores
von: Colagrande, Luca, et al.
Veröffentlicht: (2026)

ControlPULP: A RISC-V On-Chip Parallel Power Controller for Many-Core HPC Processors with FPGA-Based Hardware-In-The-Loop Power and Thermal Emulation
von: Ottaviano, Alessandro, et al.
Veröffentlicht: (2023)

MX: Enhancing RISC-V's Vector ISA for Ultra-Low Overhead, Energy-Efficient Matrix Multiplication
von: Perotti, Matteo, et al.
Veröffentlicht: (2024)

Towards Zero-Stall Matrix Multiplication on Energy-Efficient RISC-V Clusters for Machine Learning Acceleration
von: Colagrande, Luca, et al.
Veröffentlicht: (2025)

Web-Based Simulator of Superscalar RISC-V Processors
von: Jaros, Jiri, et al.
Veröffentlicht: (2024)

Support Vector Machines Classification on Bendable RISC-V
von: Vergos, Polykarpos, et al.
Veröffentlicht: (2025)

Efficient Implementation of RISC-V Vector Permutation Instructions
von: Titopoulos, Vasileios, et al.
Veröffentlicht: (2025)

ARISE: Automating RISC-V Instruction Set Extension
von: Hager-Clukas, Andreas, et al.
Veröffentlicht: (2025)

Evaluating IOMMU-Based Shared Virtual Addressing for RISC-V Embedded Heterogeneous SoCs
von: Koenig, Cyril, et al.
Veröffentlicht: (2025)

Implementing and Optimizing an Open-Source SD-card Host Controller for RISC-V SoCs
von: Vanoni, Axel, et al.
Veröffentlicht: (2026)

Work-in-Progress: Real-Time Neural Network Inference on a Custom RISC-V Multicore Vector Processor
von: Kirschner, Maximilian, et al.
Veröffentlicht: (2024)

RISC-V processor enhanced with a dynamic micro-decoder unit
von: Pottier, Juliette, et al.
Veröffentlicht: (2024)

Branch Prediction in Hardcaml for a RISC-V 32im CPU
von: Saveau, Alex
Veröffentlicht: (2023)

Verification and Validation (V&V)-in-the-Loop for RISC-V Design: The Holistic Vision of BZL
von: Ahmed, Sajjad, et al.
Veröffentlicht: (2026)

A Reconfigurable Multiplier Architecture for Error-Resilient Applications in RISC-V Core
von: Jaswal, Pragun, et al.
Veröffentlicht: (2026)

RISC-V V Vector Extension (RVV) with reduced number of vector registers
von: Jacobs, Eino, et al.
Veröffentlicht: (2024)

A Direct Memory Access Controller (DMAC) for Irregular Data Transfers on RISC-V Linux Systems
von: Benz, Thomas, et al.
Veröffentlicht: (2025)

Functional ISS-Driven Verification of Superscalar RISC-V Processors
von: Galimberti, Andrea, et al.
Veröffentlicht: (2024)

Floating Point HUB Adder for RISC-V Sargantana Processor
von: Bandera, Gerardo, et al.
Veröffentlicht: (2024)

Static Hardware Partitioning on RISC-V -- Shortcomings, Limitations, and Prospects
von: Ramsauer, Ralf, et al.
Veröffentlicht: (2022)

RISC-V R-Extension: Advancing Efficiency with Rented-Pipeline for Edge DNN Processing
von: Kim, Won Hyeok, et al.
Veröffentlicht: (2024)