Buchumschlag

Optimizing High-Level Synthesis Designs with Retrieval-Augmented Large Language Models

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Xu, Haocheng, Hu, Haotian, Huang, Sitao
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Hardware Architecture Programming Languages
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

Leveraging High-Level Synthesis and Large Language Models to Generate, Simulate, and Deploy a Uniform Random Number Generator Hardware Design
von: Meech, James T.
Veröffentlicht: (2023)

Relational Hoare Logic for High-Level Synthesis of Hardware Accelerators
von: Tanaka, Izumi, et al.
Veröffentlicht: (2026)

VRank: Enhancing Verilog Code Generation from Large Language Models via Self-Consistency
von: Zhao, Zhuorui, et al.
Veröffentlicht: (2025)

Optimized Spatial Architecture Mapping Flow for Transformer Accelerators
von: Xu, Haocheng, et al.
Veröffentlicht: (2024)

E-Syn: E-Graph Rewriting with Technology-Aware Cost Functions for Logic Synthesis
von: Chen, Chen, et al.
Veröffentlicht: (2024)

A High-level Synthesis Toolchain for the Julia Language
von: Short, Benedict, et al.
Veröffentlicht: (2025)

PHOENIX: Pauli-Based High-Level Optimization Engine for Instruction Execution on NISQ Devices
von: Yang, Zhaohui, et al.
Veröffentlicht: (2025)

Comparing Methods for the Cross-Level Verification of SystemC Peripherals with Symbolic Execution
von: Rudkowski, Karl Aaron, et al.
Veröffentlicht: (2025)

Scaling Program Synthesis Based Technology Mapping with Equality Saturation
von: Smith, Gus Henry, et al.
Veröffentlicht: (2024)

FPGA Technology Mapping Using Sketch-Guided Program Synthesis
von: Smith, Gus Henry, et al.
Veröffentlicht: (2024)

Parameterized Hardware Design with Latency-Abstract Interfaces
von: Nigam, Rachit, et al.
Veröffentlicht: (2024)

An Optimizing Framework on MLIR for Efficient FPGA-based Accelerator Generation
von: Zhang, Weichuang, et al.
Veröffentlicht: (2024)

SSR: Spatial Sequential Hybrid Architecture for Latency Throughput Tradeoff in Transformer Acceleration
von: Zhuang, Jinming, et al.
Veröffentlicht: (2024)

QiMeng-CRUX: Narrowing the Gap Between Natural Language and Verilog via Core Refined Understanding eXpression for Circuit Design
von: Huang, Lei, et al.
Veröffentlicht: (2025)

RTLCoder: Outperforming GPT-3.5 in Design RTL Generation with Our Open-Source Dataset and Lightweight Solution
von: Liu, Shang, et al.
Veröffentlicht: (2023)

AutoVeriFix+: High-Correctness RTL Generation via Trace-Aware Causal Fix and Semantic Redundancy Pruning
von: Tan, Yan, et al.
Veröffentlicht: (2026)

VFocus: Better Verilog Generation from Large Language Model via Focused Reasoning
von: Zhao, Zhuorui, et al.
Veröffentlicht: (2025)

Generation of Compiler Backends from Formal Models of Hardware
von: Smith, Gus Henry
Veröffentlicht: (2024)

Zoozve: A Strip-Mining-Free RISC-V Vector Extension with Arbitrary Register Grouping Compilation Support (WIP)
von: Xu, Siyi, et al.
Veröffentlicht: (2025)

A Sparsity-Aware Autonomous Path Planning Accelerator with HW/SW Co-Design and Multi-Level Dataflow Optimization
von: Zhang, Yifan, et al.
Veröffentlicht: (2025)

NEURA: A Unified and Retargetable Compilation Framework for Coarse-Grained Reconfigurable Architectures
von: Li, Shangkun, et al.
Veröffentlicht: (2026)

SpecLoop: An Agentic RTL-to-Specification Framework with Formal Verification Feedback Loop
von: Chang, Fu-Chieh, et al.
Veröffentlicht: (2026)

Bench4HLS: End-to-End Evaluation of LLMs in High-Level Synthesis Code Generation
von: Khan, M Zafir Sadik, et al.
Veröffentlicht: (2026)

Allo: A Programming Model for Composable Accelerator Design
von: Chen, Hongzheng, et al.
Veröffentlicht: (2024)

CODMAS: A Dialectic Multi-Agent Collaborative Framework for Structured RTL Optimization
von: Chang, Che-Ming, et al.
Veröffentlicht: (2026)

Intelligent4DSE: Optimizing High-Level Synthesis Design Space Exploration with Graph Neural Networks and Large Language Models
von: Xu, Lei, et al.
Veröffentlicht: (2025)

Register Aggregation for Hardware Decompilation
von: Rao, Varun, et al.
Veröffentlicht: (2024)

Relaxed exception semantics for Arm-A (extended version)
von: Simner, Ben, et al.
Veröffentlicht: (2024)

There and Back Again: A Netlist's Tale with Much Egraphin'
von: Smith, Gus Henry, et al.
Veröffentlicht: (2024)

Tywaves: A Typed Waveform Viewer for Chisel
von: Meloni, Raffaele, et al.
Veröffentlicht: (2024)

From CISC to RISC: language-model guided assembly transpilation
von: Heakl, Ahmed, et al.
Veröffentlicht: (2024)

VerilogMonkey: Exploring Parallel Scaling for Automated Verilog Code Generation with LLMs
von: Niu, Juxin, et al.
Veröffentlicht: (2025)

The Program Hypergraph: Multi-Way Relational Structure for Geometric Algebra, Spatial Compute, and Physics-Aware Compilation
von: Haynes, Houston
Veröffentlicht: (2026)

WaveCert: Translation Validation for Asynchronous Dataflow Programs via Dynamic Fractional Permissions
von: Lin, Zhengyao, et al.
Veröffentlicht: (2023)

HEC: Equivalence Verification Checking for Code Transformation via Equality Saturation
von: Yin, Jiaqi, et al.
Veröffentlicht: (2025)

Partial Cross-Compilation and Mixed Execution for Accelerating Dynamic Binary Translation
von: Gu, Yuhao, et al.
Veröffentlicht: (2025)

HaVen: Hallucination-Mitigated LLM for Verilog Code Generation Aligned with HDL Engineers
von: Yang, Yiyao, et al.
Veröffentlicht: (2025)

MINISA: Minimal Instruction Set Architecture for Next-gen Reconfigurable Inference Accelerator
von: Tong, Jianming, et al.
Veröffentlicht: (2026)

ACT: Automatically Generating Compiler Backends from Tensor Accelerator ISA Descriptions
von: Jain, Devansh, et al.
Veröffentlicht: (2025)

The Argument for Meta-Modeling-Based Approaches to Hardware Generation Languages
von: Schreiner, Johannes, et al.
Veröffentlicht: (2024)