Copertina

GUST: Graph Edge-Coloring Utilization for Accelerating Sparse Matrix Vector Multiplication

Fuente: arXiv

Salvato in:

Dettagli Bibliografici
Autori principali:	Gerami, Armin, Asgari, Bahar
Natura:	Preprint
Pubblicazione:	2024
Soggetti:	Hardware Architecture
Accesso online:	Acceder al recurso
Tags:	Aggiungi Tag Nessun Tag, puoi essere il primo ad aggiungerne!!

Documenti analoghi

Arcalis: Accelerating Remote Procedure Calls Using a Lightweight Near-Cache Solution
di: Umeike, Johnson, et al.
Pubblicazione: (2026)

Optimizing Structured-Sparse Matrix Multiplication in RISC-V Vector Processors
di: Titopoulos, Vasileios, et al.
Pubblicazione: (2025)

Systolic Array Acceleration of Diagonal-Optimized Sparse-Sparse Matrix Multiplication for Efficient Quantum Simulation
di: Su, Yuchao, et al.
Pubblicazione: (2025)

Sparse-on-Dense: Area and Energy-Efficient Computing of Sparse Neural Networks on Dense Matrix Multiplication Accelerators
di: Yoon, Hyunsung, et al.
Pubblicazione: (2026)

MENAGE: Mixed-Signal Event-Driven Neuromorphic Accelerator for Edge Applications
di: Abdollahi, Armin, et al.
Pubblicazione: (2024)

Performance Analysis of Matrix Multiplication for Deep Learning on the Edge
di: Ramírez, Cristian, et al.
Pubblicazione: (2024)

Empowering Vector Architectures for ML: The CAMP Architecture for Matrix Multiplication
di: Nojehdeh, Mohammadreza Esmali, et al.
Pubblicazione: (2025)

SuperUROP: An FPGA-Based Spatial Accelerator for Sparse Matrix Operations
di: Parthasarathy, Rishab
Pubblicazione: (2025)

bitSMM: A bit-Serial Matrix Multiplication Accelerator
di: Antunes, Pedro, et al.
Pubblicazione: (2026)

Belenos: Bottleneck Evaluation to Link Biomechanics to Novel Computing Optimizations
di: Chitsaz, Hana, et al.
Pubblicazione: (2025)

ADiP: Adaptive-Precision Systolic Array for Matrix Multiplication Acceleration
di: Abdelmaksoud, Ahmed J., et al.
Pubblicazione: (2025)

MX: Enhancing RISC-V's Vector ISA for Ultra-Low Overhead, Energy-Efficient Matrix Multiplication
di: Perotti, Matteo, et al.
Pubblicazione: (2024)

Fast Graph Vector Search via Hardware Acceleration and Delayed-Synchronization Traversal
di: Jiang, Wenqi, et al.
Pubblicazione: (2024)

Edge GPU Aware Multiple AI Model Pipeline for Accelerated MRI Reconstruction and Analysis
di: Majeed, Ashiyana Abdul, et al.
Pubblicazione: (2025)

D-Legion: A Scalable Many-Core Architecture for Accelerating Matrix Multiplication in Quantized LLMs
di: Abdelmaksoud, Ahmed J., et al.
Pubblicazione: (2026)

Platinum: Path-Adaptable LUT-Based Accelerator Tailored for Low-Bit Weight Matrix Multiplication
di: Shan, Haoxuan, et al.
Pubblicazione: (2025)

Towards Zero-Stall Matrix Multiplication on Energy-Efficient RISC-V Clusters for Machine Learning Acceleration
di: Colagrande, Luca, et al.
Pubblicazione: (2025)

Leveraging FPGAs for Homomorphic Matrix-Vector Multiplication in Oblivious Message Retrieval
di: Bosworth, Grant, et al.
Pubblicazione: (2025)

FAME: FPGA Acceleration of Secure Matrix Multiplication with Homomorphic Encryption
di: Xu, Zhihan, et al.
Pubblicazione: (2025)

Real-Time, Energy-Efficient, Sampling-Based Optimal Control via FPGA Acceleration
di: Desai, Tanmay, et al.
Pubblicazione: (2026)

Systolic Sparse Tensor Slices: FPGA Building Blocks for Sparse and Dense AI Acceleration
di: Taka, Endri, et al.
Pubblicazione: (2025)

An Efficient Sparse Hardware Accelerator for Spike-Driven Transformer
di: Li, Zhengke, et al.
Pubblicazione: (2025)

An Irredundant and Compressed Data Layout to Optimize Bandwidth Utilization of FPGA Accelerators
di: Ferry, Corentin, et al.
Pubblicazione: (2024)

EdgeLLM: A Highly Efficient CPU-FPGA Heterogeneous Edge Accelerator for Large Language Models
di: Huang, Mingqiang, et al.
Pubblicazione: (2024)

Tailors: Accelerating Sparse Tensor Algebra by Overbooking Buffer Capacity
di: Xue, Zi Yu, et al.
Pubblicazione: (2023)

HURRY: Highly Utilized, Reconfigurable ReRAM-based In-situ Accelerator with Multifunctionality
di: Shin, Hery, et al.
Pubblicazione: (2024)

Accelerating Sparse Graph Neural Networks with Tensor Core Optimization
di: Wu, Ka Wai
Pubblicazione: (2024)

SparseZipper: Enhancing Matrix Extensions to Accelerate SpGEMM on CPUs
di: Ta, Tuan, et al.
Pubblicazione: (2025)

Messaging-based Adaptive Vector Computing (MAVeC) Accelerator for AI Workloads
di: Chowdhury, Md. Rownak Hossain, et al.
Pubblicazione: (2024)

TeAAL: A Declarative Framework for Modeling Sparse Tensor Accelerators
di: Nayak, Nandeeka, et al.
Pubblicazione: (2023)

Hardware Acceleration of Kolmogorov-Arnold Network (KAN) for Lightweight Edge Inference
di: Huang, Wei-Hsing, et al.
Pubblicazione: (2024)

FTTN: Feature-Targeted Testing for Numerical Properties of NVIDIA & AMD Matrix Accelerators
di: Li, Xinyi, et al.
Pubblicazione: (2024)

Co-Design of CNN Accelerators for TinyML using Approximate Matrix Decomposition
di: Morales, José Juan Hernández, et al.
Pubblicazione: (2026)

MatrixFlow: System-Accelerator co-design for high-performance transformer applications
di: Liu, Qunyou, et al.
Pubblicazione: (2025)

Leveraging Recurrent Patterns in Graph Accelerators
di: Rahimi, Masoud, et al.
Pubblicazione: (2025)

A Tensor-Train Decomposition based Compression of LLMs on Group Vector Systolic Accelerator
di: Huang, Sixiao, et al.
Pubblicazione: (2025)

SpArch: Efficient Architecture for Sparse Matrix Multiplication
di: Zhang, Zhekai, et al.
Pubblicazione: (2020)

High Utilization Energy-Aware Real-Time Inference Deep Convolutional Neural Network Accelerator
di: Lin, Kuan-Ting, et al.
Pubblicazione: (2025)

FAST-Prefill: FPGA Accelerated Sparse Attention for Long Context LLM Prefill
di: Jayanth, Rakshith, et al.
Pubblicazione: (2026)

A Low-Power Sparse Deep Learning Accelerator with Optimized Data Reuse
di: Hsu, Kai-Chieh, et al.
Pubblicazione: (2025)