Buchumschlag

RISC-V Needs Secure 'Wheels': the MCU Initiator-Side Perspective

Fuente: arXiv

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	Pinto, Sandro, Martins, Jose, Rodriguez, Manuel, Cunha, Luis, Schmalz, Georg, Moslehner, Uwe, Dieffenbach, Kai, Roecker, Thomas
Format:	Preprint
Veröffentlicht:	2024
Schlagworte:	Cryptography and Security Hardware Architecture
Online-Zugang:	Acceder al recurso
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Ähnliche Einträge

System-Level Isolation for Mixed-Criticality RISC-V SoCs: A "World" Reality Check
von: Cunha, Luis, et al.
Veröffentlicht: (2026)

PermuteV: A Performant Side-channel-Resistant RISC-V Core Securing Edge AI Inference
von: Narkthong, Nuntipat, et al.
Veröffentlicht: (2025)

Power Side-Channel Analysis of the CVA6 RISC-V Core at the RTL Level Using VeriSide
von: Farnaghinejad, Behnam, et al.
Veröffentlicht: (2025)

SAILOR: A Scalable and Energy-Efficient Ultra-Lightweight RISC-V for IoT Security
von: Ewert, Christian, et al.
Veröffentlicht: (2026)

Translating Common Security Assertions Across Processor Designs: A RISC-V Case Study
von: Imtiaz, Sharjeel, et al.
Veröffentlicht: (2025)

DRsam: Detection of Fault-Based Microarchitectural Side-Channel Attacks in RISC-V Using Statistical Preprocessing and Association Rule Mining
von: Hassan, Muhammad, et al.
Veröffentlicht: (2025)

Crypto-RV: High-Efficiency FPGA-Based RISC-V Cryptographic Co-Processor for IoT Security
von: Pham, Anh Kiet, et al.
Veröffentlicht: (2026)

SimFuzz: Similarity-guided Block-level Mutation for RISC-V Processor Fuzzing
von: Lyu, Hao, et al.
Veröffentlicht: (2026)

CVA6-CFI: A First Glance at RISC-V Control-Flow Integrity Extensions
von: Manoni, Simone, et al.
Veröffentlicht: (2026)

PoSyn: Secure Power Side-Channel Aware Synthesis
von: Srivastava, Amisha, et al.
Veröffentlicht: (2025)

An FPGA-Based Open-Source Hardware-Software Framework for Side-Channel Security Research
von: Zoni, Davide, et al.
Veröffentlicht: (2024)

Microarchitecture Design and Benchmarking of Custom SHA-3 Instruction for RISC-V
von: Bolat, Alperen, et al.
Veröffentlicht: (2025)

PhantomFetch: Obfuscating Loads against Prefetcher Side-Channel Attacks
von: Zhang, Xingzhi, et al.
Veröffentlicht: (2025)

ShuffleV: A Microarchitectural Defense Strategy against Electromagnetic Side-Channel Attacks in Microprocessors
von: Narkthong, Nuntipat, et al.
Veröffentlicht: (2025)

Honest to a Fault: Root-Causing Fault Attacks with Pre-Silicon RISC Pipeline Characterization
von: Malik, Arsalan Ali, et al.
Veröffentlicht: (2025)

Exploiting Inaccurate Branch History in Side-Channel Attacks
von: Zhu, Yuhui, et al.
Veröffentlicht: (2025)

Rigorous Evaluation of Microarchitectural Side-Channels with Statistical Model Checking
von: Li, Weihang, et al.
Veröffentlicht: (2025)

PCG: Mitigating Conflict-based Cache Side-channel Attacks with Prefetching
von: Jiang, Fang, et al.
Veröffentlicht: (2024)

The Impact of Run-Time Variability on Side-Channel Attacks Targeting FPGAs
von: Galli, Davide, et al.
Veröffentlicht: (2024)

CipherGuard: Compiler-aided Mitigation against Ciphertext Side-channel Attacks
von: Jiang, Ke, et al.
Veröffentlicht: (2025)

Side-channel Inference of User Activities in AR/VR Using GPU Profiling
von: Son, Seonghun, et al.
Veröffentlicht: (2025)

Memory DisOrder: Memory Re-orderings as a Timerless Side-channel
von: Siddens, Sean, et al.
Veröffentlicht: (2026)

Security Enclave Architecture for Heterogeneous Security Primitives for Supply-Chain Attacks
von: Raj, Kshitij, et al.
Veröffentlicht: (2025)

High-Security Hardware Module with PUF and Hybrid Cryptography for Data Security
von: Amael, Joshua Tito, et al.
Veröffentlicht: (2024)

Secure Scattered Memory: Rethinking Secure Enclave Memory with Secret Sharing
von: Geng, Haoran, et al.
Veröffentlicht: (2024)

Understanding and Mitigating Covert Channel and Side Channel Vulnerabilities Introduced by RowHammer Defenses
von: Bostancı, F. Nisa, et al.
Veröffentlicht: (2025)

RollingCache: Using Runtime Behavior to Defend Against Cache Side Channel Attacks
von: Ojha, Divya, et al.
Veröffentlicht: (2024)

Revisiting Main Memory-Based Covert and Side Channel Attacks in the Context of Processing-in-Memory
von: Bostanci, F. Nisa, et al.
Veröffentlicht: (2024)

THOR: A Non-Speculative Value Dependent Timing Side Channel Attack Exploiting Intel AMX
von: Dizani, Farshad, et al.
Veröffentlicht: (2025)

Supporting Secured Integration of Microarchitectural Defenses
von: Ramkrishnan, Kartik, et al.
Veröffentlicht: (2026)

Formal Verification of Secure Encrypted Virtualization
von: Weerasena, Hansika, et al.
Veröffentlicht: (2026)

Need for zkSpeed: Accelerating HyperPlonk for Zero-Knowledge Proofs
von: Daftardar, Alhad, et al.
Veröffentlicht: (2025)

Security Properties for Open-Source Hardware Designs
von: Rogers, Jayden, et al.
Veröffentlicht: (2024)

Case Study: Horizontal Side-Channel Analysis Attack against Elliptic Curve Scalar Multiplication Accelerator under Laser Illumination
von: Petryk, Dmytro, et al.
Veröffentlicht: (2026)

On the Importance of Reproducibility of Experimental Results Especially in the Domain of Security
von: Petryk, Dmytro, et al.
Veröffentlicht: (2024)

Efficient and Lightweight In-memory Computing Architecture for Hardware Security
von: Ajmi, Hala, et al.
Veröffentlicht: (2022)

Modern Hardware Security: A Review of Attacks and Countermeasures
von: Mishra, Jyotiprakash, et al.
Veröffentlicht: (2025)

New Security Challenges Towards In-Sensor Computing Systems
von: Kajol, Mashrafi, et al.
Veröffentlicht: (2025)

REDACTOR: eFPGA Redaction for DNN Accelerator Security
von: Baddour, Yazan, et al.
Veröffentlicht: (2025)

GPU in the Blind Spot: Overlooked Security Risks in Transportation
von: Puspa, Sefatun-Noor, et al.
Veröffentlicht: (2025)